Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Disabling cache portions during low voltage operations

Tipus de propietat
Patent invenció
Número de sol·licitud
8,103,830
Data de sol·licitud
2012-10-16
Número de patent
US8291168 B2
País
Estats Units d'Amèrica
País d'explotació
Estats Units d'Amèrica
Entitat titular
INTEL CORPORATION
Projecte finançador
MICROARQUITECTURA I COMPILADORS (ARCO)
Grup de recerca
ARCO - Microarquitectura i Compiladors

Participants

  • Abella Ferrer, Jaume  (titular)
  • Carretero Casado, Javier Sebastian  (titular)
  • De, Vivek  (titular)
  • Gonzalez Colas, Antonio Maria  (titular)
  • Khellah, Muhammad  (titular)
  • Chaparro, Pedro  (titular)
  • Vera Rivera, Francisco Javier  (titular)
  • Wilkerson, Chris  (titular)
  • Zhang, Ming  (titular)