Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Optimization of a compact I-V model for graphene FETs : extending parameter scalability for circuit design exploration

Autor
Iannazzo, M.; Lo Muzzo, V.; Rodriguez, S.; Pandey, H.; Rusu, A.; Lemme, M.; Alarcon, E.
Tipus d'activitat
Article en revista
Revista
IEEE transactions on electron devices
Data de publicació
2015-11-01
Volum
62
Número
11
Pàgina inicial
3870
Pàgina final
3875
DOI
https://doi.org/10.1109/TED.2015.2479036 Obrir en finestra nova
Projecte finançador
Circuitos de gestión de energia adaptativos y miniaturizados para recolectores de energía en redes de sensores inalámbricos (WSN)
Resum
An optimization of the current-to-voltage transfer characteristic of a graphene FET (GFET) compact model, based on drift-diffusion carrier transport, is presented. The improved accuracy at Dirac point extends the model usability for GFETs when scaling parameters, such as voltage supply, gate length, oxide thickness, and mobility, for circuit design exploration. The model's accuracy is demonstrated through fitting to GFETs processed in-house. The model has been written in a standard behavioral la...
Paraules clau
Circuit Design, Compact Model, Graphene Fet (gfet), Parameter Extraction, Field-effect Transistors, Current Saturation, Inventers
Grup de recerca
EPIC - Disseny de circuits analògics integrats i de convertidors de potencia conmutats
PERC-UPC - Centre de Recerca d'Electrònica de Potència UPC

Participants