Vés al contingut (premeu Retorn)

Producció científica

1 a 43 de 43 resultats
 
  • Feasibility of Embedded DRAM Cells on FinFET Technology

     Amat, Esteve; Calomarde, A.; Moll, F.; Canal, R.; Rubio, A.
    IEEE transactions on computers
    Vol. 65, num. 4, p. 1068-1074
    DOI: 10.1109/TC.2014.2375204
    Data de publicació: 2016-04-01
    Article en revista
  • Metodología de diseño lógico redundante para escenarios con ruido extremadamente alto y bajo voltaje de alimentación

     García, L.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Robust sequential circuits design technique for low voltage and high noise scenarios  Accés obert

     García, L.; Rivera, J.; Calomarde, A.; Moll, F.; Rubio, A.
    International Conference on Control, Mechatronics and Automation
    DOI: 10.1051/matecconf/20164202003
    Data de presentació: 2016
    Presentació treball a congrés
    Accés al text complet
  • All-digital self-adaptive PVTA variation aware clock generation system for DFS  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    European Workshop on CMOS Variability
    p. 1-4
    DOI: 10.1109/VARI.2014.6957084
    Data de presentació: 2014-09
    Presentació treball a congrés
    Accés al text complet
  • SET and noise fault tolerant circuit design techniques: application to 7 nm FinFET  Accés obert

     Calomarde, A.; Amat, Esteve; Moll, F.; Vigara, J.; Rubio, A.
    Microelectronics reliability
    Vol. 54, num. 4, p. 738-745
    DOI: 10.1016/j.microrel.2013.12.018
    Data de publicació: 2014-04-01
    Article en revista
    Accés al text complet
  • All-digital simple clock synthesis through a glitch-free variable-length ring oscillator

     Perez, J.; Moll, F.; Calomarde, A.
    IEEE transactions on circuits and systems II: express briefs
    Vol. 61, num. 2, p. 90-94
    DOI: 10.1109/TCSII.2014.2299096
    Data de publicació: 2014-02-01
    Article en revista
  • Aproximación multinivel al diseño orientado a la fiabilidad de circuitos integrados analógicos y digitales

     Moll, F.; Aragones, X.; Rubio, A.; Altet, J.; Reverter, F.; Calomarde, A.; Mateo, D.
    Projecte R+D+I competitiu
  • Variability impact on on-chip memory data paths  Accés obert

     Amat, Esteve; Calomarde, A.; Canal, R.; Rubio, A.
    European Workshop on CMOS Variability
    DOI: 10.1109/VARI.2014.6957086
    Data de presentació: 2014
    Presentació treball a congrés
    Accés al text complet
  • Impact of finfet and III-V/Ge technology on logic and memory cell behavior

     Amat, E.; Calomarde, A.; Garcia, C.; Aymerich, N.; Canal, R.; Rubio, A.
    IEEE transactions on device and materials reliability
    Vol. 14, num. 1, p. 1-15
    DOI: 10.1109/TDMR.2013.2291410
    Data de publicació: 2013-11-20
    Article en revista
  • A single event transient hardening circuit design technique based on strengthening

     Calomarde, A.; Amat, Esteve; Moll, F.; Rubio, A.
    IEEE International Midwest Symposium on Circuits and Systems
    p. 821-824
    DOI: 10.1109/MWSCAS.2013.6674775
    Data de presentació: 2013-08-06
    Presentació treball a congrés
  • Reliability study on technology trends beyond 20nm

     Amat, Esteve; Calomarde, A.; Rubio, A.
    International Conference Mixed Design of Integrated Circuits and Systems
    p. 414-418
    Data de presentació: 2013-06-20
    Presentació treball a congrés
  • Novel redundant logic design for noisy low voltage scenarios

     Calomarde, A.; Moll, F.; Rubio, A.; García, L.
    Latin American Symposium on Circuits and Systems
    p. 1-4
    DOI: 10.1109/LASCAS.2013.6519010
    Data de presentació: 2013-02
    Presentació treball a congrés
  • MIXDES Outstanding Paper Award

     Amat, Esteve; Calomarde, A.; Rubio, A.
    Premi o reconeixement
  • FinFET and III-V/Ge technology impact on 3T1D cell behavior  Accés obert

     Amat, Esteve; Calomarde, A.; Almudever, C.G.; Aymerich, N.; Canal, R.; Rubio, A.
    Intel Ireland Research Conference
    Data de presentació: 2013
    Presentació treball a congrés
    Accés al text complet
  • Closed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    Conference on Design of Circuits and Integrated Systems
    p. 539-544
    Data de presentació: 2012-11
    Presentació treball a congrés
    Accés al text complet
  • PVTA tolerant self-adaptive clock generation architecture

     Perez, J.; Calomarde, A.; Moll, F.
    International Workshop on Power and Timing Modeling, Optimization and Simulation
    p. 142-154
    DOI: 10.1007/978-3-642-36157-9_15
    Data de presentació: 2012-09
    Presentació treball a congrés
  • Variation tolerant self-adaptive clock generation architecture based on a ring oscillator  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    IEEE International System On Chip Conference
    p. 387-392
    DOI: 10.1109/SOCC.2012.6398341
    Data de presentació: 2012-09
    Presentació treball a congrés
    Accés al text complet
  • New redundant logic design concept for high noise and low voltage scenarios

     García, L.; Andrade, D.; Gomez, S.; Calomarde, A.; Moll, F.; Rubio, A.
    Microelectronics journal
    Vol. 42, num. 12, p. 1359-1369
    DOI: 10.1016/j.mejo.2011.09.007
    Data de publicació: 2011-12
    Article en revista
  • Analysis of delay mismatching of digital circuits caused by common environmental fluctuations

     Andrade, D.; Calomarde, A.; Rubio, A.; Cotofana, S.
    IEEE International Symposium on Circuits and Systems
    p. 2585-2588
    DOI: 10.1109/ISCAS.2011.5938133
    Data de presentació: 2011-05-16
    Presentació treball a congrés
  • A new probabilistic design methodology of nanoscale digital circuits

     García, L.; Calomarde, A.; Moll, F.; Rubio, A.
    International Conference on Electrical Communications and Computers
    p. 190-193
    DOI: 10.1109/CONIELECOMP.2011.5749358
    Data de presentació: 2011-02-28
    Presentació treball a congrés
  • Turtle logic: Novel IC digital probabilistic design methodology  Accés obert

     García, L.; Rubio, A.; Moll, F.; Calomarde, A.
    Barcelona Forum on Ph.D. Research in Communications, Electronics and Signal Processing
    p. 15-16
    Data de presentació: 2010-10-21
    Presentació treball a congrés
    Accés al text complet
  • Turtle Logic: A new probabilistic design methodology of nanoscale digital circuits  Accés obert

     García, L.; Calomarde, A.; Moll, F.; Rubio, A.
    IEEE International Midwest Symposium on Circuits and Systems
    p. 1101-1104
    DOI: 10.1109/MWSCAS.2010.5548845
    Data de presentació: 2010-08-05
    Presentació treball a congrés
    Accés al text complet
  • A comprehensive compensation technique for process variations and environmental fluctuations in digital integrated circuits  Accés obert

     Andrade, D.; Calomarde, A.; Rubio, A.
    IEEE International Midwest Symposium on Circuits and Systems
    p. 141-144
    DOI: 10.1109/MWSCAS.2010.5548578
    Data de presentació: 2010-08-03
    Presentació treball a congrés
    Accés al text complet
  • TERASCALE RELIABLE ADAPTIVE MEMORY SYSTEMS

     Moll, F.; Figueras, J.; Calomarde, A.; Aymerich, N.; Vatajelu, E.; Garcia, C.; Canal, R.; Pouyan, P.; Rubio, A.
    Projecte R+D+I competitiu
  • PRINCIPIOS DE DISEÑO Y TEST DE SISTEMAS INTEGRADOS EN TERA-ESCALA

     Moll, F.; Rubio, A.; Aragones, X.; Amat, Esteve; Calomarde, A.; Mateo, D.; Gonzalez, J.; Cotofana, S.; Aymerich, N.; García, L.; Almudever, C.G.; Altet, J.; Landauer, G.M.; Pouyan, P.
    Projecte R+D+I competitiu
  • GRUP DE RECERCA DE CIRCUITS I SISTEMES INTEGRATS D'ALTES PRESTACIONS (HIPICS)

     Rubio, A.; Mateo, D.; Moll, F.; Gonzalez, J.; Altet, J.; Calomarde, A.; Molina, M.; Barajas, E.; Gómez, D.; García, L.; Andrade, D.; Pons, M.; Trulls, X.; Dufis, C.; Landauer, G.M.; Garcia, C.; Perez, J.; Aymerich, N.; Gomez, S.; Aragones, X.
    Projecte R+D+I competitiu
  • Procedimiento para la mejora de la fiabilidad de circuitos integrados digitales en condiciones de baja relación señal a ruido

     Calomarde, A.; Rubio, A.; Moll, F.; García, L.
    Data de sol·licitud: 2009-07-15
    Patent d'invenció
  • A new compensation mechanism for environmental parameter fluctuations in CMOS digital ICs

     Andrade, D.; Martorell, F.; Calomarde, A.; Moll, F.; Rubio, A.
    Microelectronics journal
    Vol. 40, num. 6, p. 952-957
    DOI: 10.1016/j.mejo.2009.01.002
    Data de publicació: 2009-06
    Article en revista
  • Modeling and design of reliable, process-variation aware nanoelectronic devices,circuits and systems

     Pons, M.; Altet, J.; Mauricio, J.; Perez, J.; Calomarde, A.; Aragones, X.; Mateo, D.; Rubio, A.; Gonzalez, J.; García, L.; Gómez, D.; Moll, F.
    Projecte R+D+I competitiu
  • Modeling and design of reliable, process-variation aware nanoelectronic devices,circuits and systems

     Aragones, X.; Mateo, D.; Pons, M.; Altet, J.; Mauricio, J.; Perez, J.; Calomarde, A.; Rubio, A.; Gonzalez, J.; García, L.; Gómez, D.; Moll, F.
    Projecte R+D+I competitiu
  • Design And Test Principles For Terascale Integrated Systems

     Rubio, A.; Altet, J.; Aragones, X.; Gonzalez, J.; Mateo, D.; Moll, F.; Calomarde, A.; García, L.; Andrade, D.
    Projecte R+D+I competitiu
  • Nueva técnica de estimación del consumo de potencia a alto nivel de descripción

     Calomarde, A.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
  • HIGH LEVEL SPECTRAL-BASED ANALYSIS OF POWER CONSUMPTION IN DSPs SYSTEMS

     Calomarde, A.
    IEEE International Symposium on Circuits and Systems
    Data de presentació: 2006-05-21
    Presentació treball a congrés
  • High level spectral-based análisis of power concumption in DSP's systems

     Calomarde, A.; Mateo, D.; Rubio, A.
    IEEE International Symposium on Circuits and Systems
    p. 2229-2232
    DOI: 10.1109/ISCAS.2006.1693063
    Data de presentació: 2006-05
    Presentació treball a congrés
  • Transition activity estimation for digital signal processing systems

     Calomarde, A.; Rubio, A.; Saludes, J.
    Journal of low power electronics
    Vol. 1, num. 3, p. 1-9
    Data de publicació: 2005-12
    Article en revista
  • Analytical Estimation of Node Activity in Ripple Carry Binary Adders

     Calomarde, A.; Rubio, A.
    Conference on Design of Circuits and Integrated Systems
    p. 200-205
    Presentació treball a congrés
  • Fundamentos de electrónica

     Calomarde, A.
    Data de publicació: 2002-02-28
    Llibre
    Imatge
  • Optimizing delay time in adders for low power

     Calomarde, A.; Rubio, A.
    DCIS'2002 - XVII Conference on Desing of Circuits and Integrated Systems
    p. 169-174
    Presentació treball a congrés
  • A New Methodology for Design Sigma Delta Demodulator based in Low Power

     Calomarde, A.
    DCIS'99 - XIV Design of Circuits and Integrated Systems Conference
    Data de presentació: 1999-11-18
    Presentació treball a congrés
  • A new methodology for design sigma delta demodulator based in low power

     Calomarde, A.; Rubio, A.
    DCIS'99 - XIV Design of Circuits and Integrated Systems Conference
    p. 639-644
    Presentació treball a congrés