Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Producció científica

1 a 50 de 1307 resultats
 
  • Tackling IoT ultra large scale systems: Fog computing in support of hierarchical emergent behaviors

     Roca, D.; Milito, R.; Nemirovsky, M.; Valero, M.
    DOI: 10.1007/978-3-319-57639-8_3
    Data de publicació: 2018
    Capítol de llibre
    Imatge
  • Runtime-assisted shared cache insertion policies based on re-reference intervals  Accés obert

     Dimic, V.; Moreto, M.; Casas, M.; Valero, M.
    International European Conference on Parallel and Distributed Computing
    p. 247-259
    DOI: 10.1007/978-3-319-64203-1_18
    Data de presentació: 2017-08-30
    Presentació treball a congrés
    Accés al text complet
  • To distribute or not to distribute: The question of load balancing for performance or energy  Accés obert

     Stafford, E.; Pérez, B.; Bosque, J.; Beivide, R.; Valero, M.
    International European Conference on Parallel and Distributed Computing
    p. 710-722
    DOI: 10.1007/978-3-319-64203-1_51
    Data de presentació: 2017-08-30
    Presentació treball a congrés
    Accés al text complet
  • An integrated vector-scalar design on an in-order ARM core  Accés obert

     Stanic, M.; Palomar, Ó.; Hayes, T.; Ratkovic, I.; Cristal, A.; Unsal, O.; Valero, M.
    ACM transactions on architecture and code optimization
    Vol. 14, num. 2, p. 1-26
    DOI: 10.1145/3075618
    Data de publicació: 2017-07
    Article en revista
    Accés al text complet
  • General purpose task-dependence management hardware for task-based dataflow programming models

     Tan, X.; Bosch, J.; Vidal, M.; Alvarez, C.; Jimenez-Gonzalez, D.; Ayguade, E.; Valero, M.
    IEEE International Parallel and Distributed Processing Symposium
    p. 244-253
    DOI: 10.1109/IPDPS.2017.48
    Data de presentació: 2017-05-29
    Presentació treball a congrés
  • ATM: approximate task memoization in the runtime system  Accés obert

     Brumar, I.; Casas, M.; Moreto, M.; Valero, M.; Sohi, G.
    IEEE International Parallel and Distributed Processing Symposium
    p. 1140-1150
    DOI: 10.1109/IPDPS.2017.49
    Data de presentació: 2017-05-29
    Presentació treball a congrés
    Accés al text complet
  • FlexVC: Flexible virtual channel management in low-diameter networks  Accés obert

     Fuentes, P.; Vallejo, E.; Beivide, R.; Minkenberg, C.; Valero, M.
    IEEE International Parallel and Distributed Processing Symposium
    p. 842-854
    DOI: 10.1109/IPDPS.2017.110
    Data de presentació: 2017-05-29
    Presentació treball a congrés
    Accés al text complet
  • Fog function virtualization: A flexible solution for IoT applications  Accés obert

     Roca, D.; Quiroga, J.; Valero, M.; Nemirovsky, M.
    International Conference on Fog and Mobile Edge Computing
    p. 74-80
    DOI: 10.1109/FMEC.2017.7946411
    Data de presentació: 2017-05-08
    Presentació treball a congrés
    Accés al text complet
  • Direct Inter-Process Communication (dIPC): Repurposing the CODOMs architecture to accelerate IPC  Accés obert

     Vilanova, L.; Jorda, M.; Navarro, N.; Etsion, Y.; Valero, M.
    European Conference on Computer Systems
    p. 16-31
    DOI: 10.1145/3064176.3064197
    Data de presentació: 2017-04-23
    Presentació treball a congrés
    Accés al text complet
  • Determinism at standard-library level in TM-based applications  Accés obert

     Smiljkovic, V.; Unsal, O.; Cristal, A.; Valero, M.
    International journal of parallel programming
    Vol. 45, num. 1, p. 17-29
    DOI: 10.1007/s10766-015-0383-4
    Data de publicació: 2017-02-01
    Article en revista
    Accés al text complet
  • Design of energy-efficient vector units for in-order cores  Accés obert

    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • On the design of power- and energy-efficient functional units for vector processors  Accés obert

     Ratkovic, I.
    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Network unfairness in dragonfly topologies

     Fuentes, P.; Vallejo, E.; Camarero, C.; Beivide, R.; Valero, M.
    Journal of supercomputing
    Vol. 72, num. 12, p. 4468-4496
    DOI: 10.1007/s11227-016-1758-z
    Data de publicació: 2016-12
    Article en revista
  • DReAM: An approach to estimate per-Task DRAM energy in multicore systems  Accés obert

     Liu, Q.; Moreto, M.; Abella, J.; Cazorla, F.; Valero, M.
    ACM transactions on design automation of electronic systems
    Vol. 22, num. 1, p. 16:1-16:26
    DOI: 10.1145/2939370
    Data de publicació: 2016-12
    Article en revista
    Accés al text complet
  • Task scheduling techniques for asymmetric multi-core systems  Accés obert

     Chronaki, K.; Rico, A.; Casas, M.; Moreto, M.; Badia, R.M.; Ayguade, E.; Labarta, J.; Valero, M.
    IEEE transactions on parallel and distributed systems
    Vol. 28, num. 7, p. 2074-2087
    DOI: 10.1109/TPDS.2016.2633347
    Data de publicació: 2016-11-29
    Article en revista
    Accés al text complet
  • MUSA: a multi-level simulation approach for next-generation HPC machines

     Grass, T.; Allande, C.; Armejach, A.; Rico, A.; Ayguade, E.; Labarta, J.; Valero, M.; Casas, M.; Moreto, M.
    International Conference for High Performance Computing, Networking, Storage and Analysis
    p. 1-12
    Data de presentació: 2016-11-13
    Presentació treball a congrés
  • The mont-blanc prototype: an alternative approach for HPC systems  Accés obert

     Rajovic, N.; Rico, A.; Mantovani, F.; Ruiz, D.; Vlarrubi, J.; Gomez, C.; Backes, L.; Nieto, D.; Servat, H.; Martorell, X.; Labarta, J.; Ayguade, E.; Adeniyi-Jones, C.; Derradji, S.; Gloaguen, H.; Lanucara, P.; Sanna, N.; Mehaut, J.; Pouget, K.; Videau, B.; Boyer, E.; Allalen, M.; Auweter, A.; Brayford, D.; Tafani, D.; Weinberg, V.; Brömmel, D.; Halver, R.; Meinke, J.; Beivide, R.; Benito, M.; Vallejo, E.; Valero, M.; Ramirez, A.
    International Conference for High Performance Computing, Networking, Storage and Analysis
    p. 1-12
    Data de presentació: 2016-11-13
    Presentació treball a congrés
    Accés al text complet
  • Emergent behaviors in the Internet of things: The ultimate ultra-large-scale system  Accés obert

     Roca, D.; Nemirovsky, D.; Nemirovsky, M.; Milito, R.; Valero, M.
    IEEE micro
    Vol. 36, num. 6, p. 36-44
    DOI: 10.1109/MM.2016.102
    Data de publicació: 2016-11
    Article en revista
    Accés al text complet
  • Interconnection networks in petascale computer systems: A survey

     Trobec, R.; Vasiljevic, R.; Tomasevic, M.; Milutinovic, V.; Beivide, R.; Valero, M.
    ACM computing surveys
    Vol. 49, num. 3, p. 44:1-44:24
    DOI: 10.1145/2983387
    Data de publicació: 2016-11
    Article en revista
  • Accés al text complet
  • Reducing cache coherence traffic with hierarchical directory cache and NUMA-aware runtime scheduling

     Caheny, P.; Casas, M.; Moreto, M.; Gloaguen, H.; Saintes, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 275-286
    DOI: 10.1145/2967938.2967962
    Data de presentació: 2016-09-11
    Presentació treball a congrés
  • POSTER: Exploiting asymmetric multi-core processors with flexible system sofware  Accés obert

     Chronaki, K.; Moreto, M.; Casas, M.; Rico, A.; Badia, R.M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 415-417
    DOI: 10.1145/2967938.2976038
    Data de presentació: 2016-09
    Presentació treball a congrés
    Accés al text complet
  • POSTER: an integrated vector-scalar design on an in-order ARM core

     Stanic, M.; Palomar, O.; Hayes, T.; Ratkovic, I.; Unsal, O.; Cristal, A.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 447-448
    DOI: 10.1145/2967938.2974057
    Data de presentació: 2016-09
    Presentació treball a congrés
  • A fully parameterizable low power design of vector fused multiply-add using active clock-gating techniques

     Ratkovic, I.; Palomar, O.; Stanic, M.; Unsal, O.; Cristal, A.; Valero, M.
    ACM/IEEE International Symposium on Low Power Electronics and Design
    p. 362-367
    DOI: 10.1145/2934583.2934587
    Data de presentació: 2016-08
    Presentació treball a congrés
  • Novel vector architectures for data management  Accés obert

     Hayes, T.
    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Future vector microprocessor extensions for data aggregations  Accés obert

     Hayes, T.; Palomar, O.; Unsal, O.; Cristal, A.; Valero, M.
    International Symposium on Computer Architecture
    p. 418-430
    DOI: 10.1109/ISCA.2016.44
    Data de presentació: 2016-06-18
    Presentació treball a congrés
    Accés al text complet
  • Runtime-guided mitigation of manufacturing variability in power-constrained multi-socket NUMA nodes

     Chasapis, D.; Casas, M.; Moreto, M.; Schulz, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Supercomputing
    p. 1-12
    DOI: 10.1145/2925426.2926279
    Data de presentació: 2016-06-01
    Presentació treball a congrés
  • Per-task energy metering and accounting in the multicore era  Accés obert

    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Towards low-power embedded vector processor

     Stanic, M.; Palomar, O.; Hayes, T.; Ratkovic, I.; Unsal, O.; Cristal, A.; Valero, M.
    ACM International Conference on Computing Frontiers
    p. 339-342
    DOI: 10.1145/2903150.2903485
    Data de presentació: 2016-05
    Presentació treball a congrés
  • Alya: Multiphysics engineering simulation toward exascale

     Vazquez, M.; Houzeaux, G.; Koric, S.; Artigues, A.; Aguado, J.; Arís, R.; Mira, D.; Calmet, H.; Cucchietti, F.; Owen, H.; Taha, A.; Dering, E.; Cela, J.; Valero, M.
    Journal of computational science
    Vol. 14, p. 15-27
    DOI: 10.1016/j.jocs.2015.12.007
    Data de publicació: 2016-05
    Article en revista
  • Creu de Sant Jordi

     Valero, M.
    Premi o reconeixement
  • Performance analysis of a hardware accelerator of dependence management for taskbased dataflow programming models

     Tan, X.; Bosch, J.; Jimenez, D.; Alvarez, C.; Ayguade, E.; Valero, M.
    IEEE International Symposium on Performance Analysis of Systems and Software
    p. 224-234
    DOI: 10.1109/ISPASS.2016.7482097
    Data de presentació: 2016-04
    Presentació treball a congrés
  • Extending the applicability of deterministic multithreading  Accés obert

     Nowack, V.
    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Computación de altas prestaciones VII

     Ayguade, E.; Valero, M.; Llaberia, J.; Labarta, J.; Cazorla, F.; Gimenez, J.; Navarro, Nacho; Unsal, O.; Badia, R.M.; Cortes, A.; Martorell, X.; Beltran, V.; Radojkovic, P.; Sirvent, R.; Lezzi, D.; Quiñones, E.; Pérez, J.; Cristal, A.; Casas, M.; Moreto, M.; Queralt, A.; Poggi, N.; Carrera, D.; Torres, J.; Alvarez, C.; Jimenez, D.; Fernandez, A.; Morancho, E.; Herrero, J.; Corbalan, J.; Becerra, Y.; Marti, J.; Ejarque, J.; Mantovani, F.; Carpenter, P.; Abella, J.; Teruel, X.; Tous, R.; Gil, Marisa; Monreal, T.; Utrera, G.; Guitart, J.; Gonzalez, M.; Llosa, J.; Olive, A.; Marron, D.; Jimenez, M.; Macias, M.; Ratkovic, I.; Lordan, F.; Milic, U.; Tan, X.; Ozen, G.
    Projecte R+D+I competitiu
  • BSC Severo Ochoa Program 2

     Valero, M.; Ayguade, E.; Labarta, J.; Badia, R.M.; Torres, J.; Carrera, D.; Cortes, A.; Martorell, X.
    Projecte R+D+I competitiu
  • The Mont-Blanc prototype: an alternative approach for high-performance computing systems

     Rajovic, N.; Ramírez , A.; Rico, A.; Mantovani, F.; Ruiz, D.; Villarubi, O.; Gomez, C.; Backes, L.; Nieto, D.; Servat, H.; Martorell, X.; Labarta, J.; Ayguade, E.; Valero, M.; Adeniyi-Jones, C.; Derradji, S.; Gloaguen, H.; Lanucara, P.; Sanna, N.; Mehaut, J.; Pouget, K.; Videau, B.; Boyer, E.; Allalen, M.; Auweter, A.; Brayford, D.; Tafani, D.; Brömmel, D.; Halver, R.; Meinke, J.; Beivide, R.; Benito, M.; Vallejo, E.
    Data: 2016
    Document cientificotècnic
  • Thread assignment in multicore/multithreaded processors: A statistical approach  Accés obert

     Radojkovic, P.; Carpenter, P.; Moreto, M.; Cakarevic, V.; Verdu, J.; Pajuelo, M.A.; Cazorla, F.J.; Nemirovsky, M.; Valero, M.
    IEEE transactions on computers
    Vol. 65, num. 1, p. 256-269
    DOI: 10.1109/TC.2015.2417533
    Data de publicació: 2016-01-01
    Article en revista
    Accés al text complet
  • Sensible energy accounting with abstract metering for multicore systems  Accés obert

     Liu, Q.; Moreto, M.; Abella, J.; Cazorla, F.; Jiménez, D. A.; Valero, M.
    ACM transactions on architecture and code optimization
    Vol. 12, num. 4, p. 60:1-60:26
    DOI: 10.1145/2842616
    Data de publicació: 2016-01
    Article en revista
    Accés al text complet
  • CATA: Criticality aware task acceleration for multicore processors  Accés obert

     Castillo, E.; Moreto, M.; Casas, M.; Alvarez, Ll.; Vallejo, E.; Chronaki, K.; Badia, R.M.; Bosque, J.; Beivide, R.; Ayguade, E.; Labarta, J.; Valero, M.
    IEEE International Parallel and Distributed Processing Symposium
    p. 413-422
    DOI: 10.1109/IPDPS.2016.49
    Data de presentació: 2016
    Presentació treball a congrés
    Accés al text complet
  • Runtime aware architectures

     Valero, M.
    Annual Workshop on General Purpose Processing using Graphics Processing Unit
    p. 1
    DOI: 10.1145/2884045.2884055
    Data de presentació: 2016
    Presentació treball a congrés
  • Hardware Thread Scheduling Algorithms for Single-ISA Asymmetric CMPs  Accés obert

     Markovic, N.
    Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Picos: A hardware runtime architecture support for OmpSs

     Yazdanpanah, F.; Alvarez, C.; Jimenez, D.; Badia, R.M.; Valero, M.
    Future generation computer systems
    Vol. 53, p. 130-139
    DOI: 10.1016/j.future.2014.12.010
    Data de publicació: 2015-12
    Article en revista
  • PARSECSs: Evaluating the impact of task parallelism in the PARSEC benchmark suite  Accés obert

     Chasapis, D.; Casas, M.; Moreto, M.; Vidal, R.; Ayguade, E.; Labarta, J.; Valero, M.
    ACM transactions on architecture and code optimization
    Vol. 12, num. 4, p. 41:1-41:22
    DOI: 10.1145/2829952
    Data de publicació: 2015-12-01
    Article en revista
    Accés al text complet
  • Exploiting asynchrony from exact forward recovery for DUE in iterative solvers  Accés obert

     Jaulmes, L.; Casas, M.; Moreto, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference for High Performance Computing, Networking, Storage and Analysis
    p. 1-12
    DOI: 10.1145/2807591.2807599
    Data de presentació: 2015-11
    Presentació treball a congrés
    Accés al text complet
  • Spark deployment and performance evaluation on the MareNostrum supercomputer  Accés obert

     Tous, R.; Gounaris, A.; Tripiana, C.; Torres, J.; Girona, S.; Ayguade, E.; Labarta, J.; Becerra, Y.; Carrera, D.; Valero, M.
    IEEE International Conference on Big Data
    p. 299-306
    DOI: 10.1109/BigData.2015.7363768
    Data de presentació: 2015-10
    Presentació treball a congrés
    Accés al text complet
  • Runtime-guided management of scratchpad memories in multicore architectures  Accés obert

     Alvarez, Ll.; Moreto, M.; Casas, M.; Castillo, E.; Martorell, X.; Labarta, J.; Ayguade, E.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 379-391
    DOI: 10.1109/PACT.2015.26
    Data de presentació: 2015-10
    Presentació treball a congrés
    Accés al text complet
  • Evaluating the impact of OpenMP 4.0 extensions on relevant parallel workloads  Accés obert

     Vidal, R.; Casas, M.; Moreto, M.; Chasapis, D.; Ferrer, R.; Martorell, X.; Ayguade, E.; Labarta, J.; Valero, M.
    International Workshop on OpenMP
    p. 60-72
    DOI: 10.1007/978-3-319-24595-9_5
    Data de presentació: 2015-10
    Presentació treball a congrés
    Accés al text complet
  • Performance and energy efficient hardware-based scheduler for symmetric/asymmetric CMPs

     Markovic, N.; Nemirovsky, D.; Unsal, O.; Valero, M.; Cristal, A.
    International Symposium on Computer Architecture and High Performance Computing
    p. 33-40
    DOI: 10.1109/SBAC-PAD.2015.14
    Data de presentació: 2015-10
    Presentació treball a congrés