Vés al contingut (premeu Retorn)

Producció científica

1 a 50 de 1147 resultats
 
  • Network unfairness in dragonfly topologies

     Fuentes, P.; Vallejo, E.; Camarero, C.; Beivide, R.; Valero, M.
    Journal of supercomputing
    Vol. 72, num. 12, p. 4468-4496
    DOI: 10.1007/s11227-016-1758-z
    Data de publicació: 2016-12
    Article en revista
  • Interconnection networks in petascale computer systems: A survey

     Trobec, R.; Vasiljevic, R.; Tomasevic, M.; Milutinovic, V.; Beivide, R.; Valero, M.
    ACM computing surveys
    Vol. 49, num. 3, p. 44:1-44:24
    DOI: 10.1145/2983387
    Data de publicació: 2016-11
    Article en revista
  • Reducing cache coherence traffic with hierarchical directory cache and NUMA-aware runtime scheduling

     Caheny, P.; Casas, M.; Moreto, M.; Gloaguen, H.; Saintes, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 275-286
    DOI: 10.1145/2967938.2967962
    Data de presentació: 2016-09-11
    Presentació treball a congrés
  • POSTER: an integrated vector-scalar design on an in-order ARM core

     Stanic, M.; Palomar, O.; Hayes, T.; Ratkovic, I.; Unsal, O.; Cristal, A.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 447-448
    DOI: 10.1145/2967938.2974057
    Data de presentació: 2016-09
    Presentació treball a congrés
  • POSTER: Exploiting asymmetric multi-core processors with flexible system sofware  Accés obert

     Chronaki, K.; Moreto, M.; Casas, M.; Rico, A.; Badia, R.M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 415-417
    DOI: 10.1145/2967938.2976038
    Data de presentació: 2016-09
    Presentació treball a congrés
    Accés al text complet
  • A fully parameterizable low power design of vector fused multiply-add using active clock-gating techniques

     Ratkovic, I.; Palomar, O.; Stanic, M.; Unsal, O.; Cristal, A.; Valero, M.
    International Symposium on Low Power Electronics and Design
    p. 362-367
    DOI: 10.1145/2934583.2934587
    Data de presentació: 2016-08
    Presentació treball a congrés
  • Novel vector architectures for data management  Accés obert

     Hayes, T.
    Universitat Politècnica de Catalunya
    Tesi doctoral
  • Future vector microprocessor extensions for data aggregations  Accés obert

     Hayes, T.; Palomar, O.; Unsal, O.; Cristal, A.; Valero, M.
    Annual International Symposium on Computer Architecture
    p. 418-430
    DOI: 10.1109/ISCA.2016.44
    Data de presentació: 2016-06-18
    Presentació treball a congrés
    Accés al text complet
  • Runtime-guided mitigation of manufacturing variability in power-constrained multi-socket NUMA nodes

     Chasapis, D.; Casas, M.; Moreto, M.; Schulz, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference on Supercomputing
    p. 1-12
    DOI: 10.1145/2925426.2926279
    Data de presentació: 2016-06-01
    Presentació treball a congrés
  • Per-task energy metering and accounting in the multicore era  Accés obert

    Universitat Politècnica de Catalunya
    Tesi doctoral
  • Performance analysis of a hardware accelerator of dependence management for taskbased dataflow programming models

     Tan, X.; Bosch, J.; Jimenez, D.; Alvarez, C.; Ayguade, E.; Valero, M.
    IEEE International Symposium on Performance Analysis of Systems and Software
    p. 224-234
    DOI: 10.1109/ISPASS.2016.7482097
    Data de presentació: 2016-04
    Presentació treball a congrés
  • Extending the applicability of deterministic multithreading  Accés obert

     Nowack, V.
    Universitat Politècnica de Catalunya
    Tesi doctoral
  • Computación de altas prestaciones VII

     Llaberia, J.; Labarta, J.; Ayguade, E.; Cazorla, F.; Gimenez, J.; Navarro, Nacho; Unsal, O.; Badia, R.M.; Cortes, A.; Martorell, X.; Beltran, V.; Radojkovic, P.; Sirvent, R.; Lezzi, D.; Quiñones, E.; Pérez, J.; Cristal, A.; Casas, M.; Moreto, M.; Queralt, A.; Poggi, N.; Carrera, D.; Torres, J.; Alvarez, C.; Jimenez, D.; Fernandez, A.; Morancho, E.; Herrero, J.; Corbalan, J.; Becerra, Y.; Marti, J.; Ejarque, J.; Mantovani, F.; Carpenter, P.; Abella, J.; Teruel, X.; Tous, R.; Gil, Marisa; Monreal, T.; Utrera, G.; Guitart, J.; Gonzalez, M.; Llosa, J.; Olive, A.; Valero, M.
    Projecte R+D+I competitiu
  • Sensible energy accounting with abstract metering for multicore systems  Accés obert

     Liu, Q.; Moreto, M.; Abella, J.; Cazorla, F.; Jiménez, D. A.; Valero, M.
    ACM transactions on architecture and code optimization
    Vol. 12, num. 4, p. 60:1-60:26
    DOI: 10.1145/2842616
    Data de publicació: 2016-01
    Article en revista
    Accés al text complet
  • Thread assignment in multicore/multithreaded processors: A statistical approach  Accés obert

     Radojkovic, P.; Carpenter, P.; Moreto, M.; Cakarevic, V.; Verdu, J.; Pajuelo, M.A.; Cazorla, F.J.; Nemirovsky, M.; Valero, M.
    IEEE transactions on computers
    Vol. 65, num. 1, p. 256-269
    DOI: 10.1109/TC.2015.2417533
    Data de publicació: 2016-01-01
    Article en revista
    Accés al text complet
  • CATA: Criticality aware task acceleration for multicore processors

     Castillo, E.; Moreto, M.; Casas, M.; Alvarez, Ll.; Vallejo, E.; Chronaki, K.; Badia, R.M.; Bosque, J.; Beivide, R.; Ayguade, E.; Labarta, J.; Valero, M.
    IEEE International Symposium on Parallel and Distributed Processing
    p. 413-422
    DOI: 10.1109/IPDPS.2016.49
    Data de presentació: 2016
    Presentació treball a congrés
  • Hardware Thread Scheduling Algorithms for Single-ISA Asymmetric CMPs  Accés obert

     Markovic, N.
    Universitat Politècnica de Catalunya
    Tesi doctoral
  • PARSECSs: Evaluating the impact of task parallelism in the PARSEC benchmark suite  Accés obert

     Chasapis, D.; Casas, M.; Moreto, M.; Vidal, R.; Ayguade, E.; Labarta, J.; Valero, M.
    ACM transactions on architecture and code optimization
    Vol. 12, num. 4, p. 41:1-41:22
    DOI: 10.1145/2829952
    Data de publicació: 2015-12-01
    Article en revista
    Accés al text complet
  • Picos: A hardware runtime architecture support for OmpSs

     Yazdanpanah, F.; Alvarez, C.; Jimenez, D.; Badia, R.M.; Valero, M.
    Future generation computer systems
    Vol. 53, p. 130-139
    DOI: 10.1016/j.future.2014.12.010
    Data de publicació: 2015-12
    Article en revista
  • Exploiting asynchrony from exact forward recovery for DUE in iterative solvers  Accés obert

     Jaulmes, L.; Casas, M.; Moreto, M.; Ayguade, E.; Labarta, J.; Valero, M.
    International Conference for High Performance Computing, Networking, Storage and Analysis
    p. 53:1-53:12
    DOI: 10.1145/2807591.2807599
    Data de presentació: 2015-11
    Presentació treball a congrés
    Accés al text complet
  • Evaluating the impact of OpenMP 4.0 extensions on relevant parallel workloads

     Vidal, R.; Casas, M.; Moreto, M.; Chasapis, D.; Ferrer, R.; Martorell, X.; Ayguade, E.; Labarta, J.; Valero, M.
    International Workshop on OpenMP
    p. 60-72
    DOI: 10.1007/978-3-319-24595-9_5
    Data de presentació: 2015-10
    Presentació treball a congrés
  • Runtime-guided management of scratchpad memories in multicore architectures  Accés obert

     Alvarez, Ll.; Moreto, M.; Casas, M.; Castillo, E.; Martorell, X.; Labarta, J.; Ayguade, E.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 379-391
    DOI: 10.1109/PACT.2015.26
    Data de presentació: 2015-10
    Presentació treball a congrés
    Accés al text complet
  • Seymour Cray

     Valero, M.
    Premi o reconeixement
  • Throughput unfairness in Dragonfly networks under realistic traffic patterns  Accés obert

     Fuentes, P.; Vallejo, E.; Camarero, C.; Beivide, R.; Valero, M.
    IEEE International Conference on Cluster Computing
    p. 801-808
    DOI: 10.1109/CLUSTER.2015.136
    Data de presentació: 2015-09-08
    Presentació treball a congrés
    Accés al text complet
  • Euro-Par

     Valero, M.
    Premi o reconeixement
  • Contention-based nonminimal adaptive routing in high-radix networks  Accés obert

     Fuentes, P.; Vallejo, E.; García, M.; Beivide, R.; Rodríguez, G.; Minkenberg, C.; Valero, M.
    IEEE International Symposium on Parallel and Distributed Processing
    p. 103-112
    DOI: 10.1109/IPDPS.2015.78
    Data de presentació: 2015-07-20
    Presentació treball a congrés
    Accés al text complet
  • Runtime-aware architectures  Accés obert

     Casas, M.; Moreto, M.; Alvarez, Ll.; Castillo, E.; Chasapis, D.; Hayes, T.; Jaulmes, L.; Palomar, Ó.; Unsal, O.; Cristal, A.; Ayguade, E.; Labarta, J.; Valero, M.
    International European Conference on Parallel and Distributed Computing
    p. 16-27
    DOI: 10.1007/978-3-662-48096-0_2
    Data de presentació: 2015-07
    Presentació treball a congrés
    Accés al text complet
  • Coherence protocol for transparent management of scratchpad memories in shared memory manycore architectures  Accés obert

     Alvarez, Ll.; Vilanova, L.; Moreto, M.; Casas, M.; Gonzalez, M.; Martorell, X.; Navarro, Nacho; Ayguade, E.; Valero, M.
    Annual International Symposium on Computer Architecture
    p. 720-732
    DOI: 10.1145/2749469.2750411
    Data de presentació: 2015-06-15
    Presentació treball a congrés
    Accés al text complet
  • On-the-fly adaptive routing for dragonfly interconnection networks

     Garcia, M.; Vallejo, E.; Beivide, R.; Camarero, C.; Valero, M.; Rodriguez, G.; Minkenberg, C.
    Journal of supercomputing
    Vol. 71, num. 3, p. 1116-1142
    DOI: 10.1007/s11227-014-1357-9
    Data de publicació: 2015-03-01
    Article en revista
  • AXIOM

     Valero, M.; Navarro, Nacho; Martorell, X.; Jimenez, D.; Alvarez, C.
    Projecte R+D+I competitiu
  • VSR sort: a novel vectorised sorting algorithm and architecture extensions for future microprocessors

     Hayes, T.; Palomar, O.; Unsal, O.; Cristal, A.; Valero, M.
    International Symposium on High-Performance Computer Architecture
    p. 26-38
    DOI: 10.1109/HPCA.2015.7056019
    Data de presentació: 2015-02
    Presentació treball a congrés
  • Adaptive and application dependent runtime guided hardware prefetcher reconfiguration on the IBM Power7  Accés obert

     Prat, D.; Ortega, C.; Casas, M.; Moreto, M.; Valero, M.
    International Workshop on Adaptive Self-tuning Computing Systems
    p. 1-6
    Data de presentació: 2015-01-21
    Presentació treball a congrés
    Accés al text complet
  • Computación de Altas Prestaciones VII

     Monreal, T.; Valero, M.; Ayguade, E.
    Projecte R+D+I competitiu
  • Increasing multicore system efficiency through intelligent bandwidth shifting

     Jiménez, V.; Buyuktosunoglu, A.; Bose, P.; O'Connell, F.; Cazorla, F.; Valero, M.
    International Symposium on High-Performance Computer Architecture
    p. 39-50
    DOI: 10.1109/HPCA.2015.7056020
    Presentació treball a congrés
  • PAMS: pattern aware memory system for embedded systems

     Hussain, T.; Sonmez, N.; Palomar, O.; Unsal, O.; Cristal, A.; Ayguade, E.; Valero, M.; Gursal, S.
    International Conference on ReConFigurable Computing and FPGAs
    p. 1-7
    DOI: 10.1109/ReConFig.2014.7032544
    Data de presentació: 2014-12-09
    Presentació treball a congrés
  • Characterizing the communication demands of the Graph500 benchmark on a commodity cluster  Accés obert

     Fuentes, P.; Bosque, J.; Beivide, R.; Valero, M.; Minkenberg, C.
    International Symposium on Big Data Computing
    p. 83-89
    DOI: 10.1109/BDC.2014.16
    Data de presentació: 2014-12-08
    Presentació treball a congrés
    Accés al text complet
  • Consolider-ingenio 2014 Supercomputación y e-Ciencia

     Valero, M.; Monreal, T.
    Projecte R+D+I competitiu
  • AMMC: advance multi-core memory controller  Accés obert

     Hussain, T.; Palomar, O.; Unsal, O.; Cristal, A.; Ayguade, E.; Valero, M.
    International Conference on Field-Programmable Technology
    p. 292-295
    DOI: 10.1109/FPT.2014.7082802
    Data de presentació: 2014-12
    Presentació treball a congrés
    Accés al text complet
  • Hybrid cache designs for reliable hybrid high and ultra-low voltage operation

     Maric, B.; Abella, J.; Cazorla, F.J.; Valero, M.
    ACM transactions on design automation of electronic systems
    Vol. 20, num. 1, p. Article No. 10-
    DOI: 10.1145/2658988
    Data de publicació: 2014-11-01
    Article en revista
  • Analyzing the efficiency of L1 caches for reliable hybrid-voltage operation using EDC codes

     Maric, B.; Abella, J.; Valero, M.
    IEEE transactions on very large scale integration (VLSI) systems
    Vol. 22, num. 10, p. 2211-2215
    DOI: 10.1109/TVLSI.2013.2282498
    Data de publicació: 2014-10-01
    Article en revista
  • DeTrans: Deterministic and parallel execution of transactions

     Smiljkovic, V.; Stipic, S.; Fetzer, C.; Unsal, O.; Cristal, A.; Valero, M.
    International Symposium on Computer Architecture and High Performance Computing
    p. 152-159
    DOI: 10.1109/SBAC-PAD.2014.20
    Data de presentació: 2014-10
    Presentació treball a congrés
  • Characterizing the communications demands of the Graph500 benchmark on a commodity cluster

     Fuentes, P.; Bosque, J.; Beivide, R.; Valero, M.; Minkenberg, C.
    International Symposium on Big Data Computing
    Data de presentació: 2014-09-12
    Presentació treball a congrés
  • MAPC: memory access pattern based controller

     Hussain, T.; Palomar, O.; Unsal, O.; Cristal, A.; Ayguade, E.; Valero, M.
    International Conference on Field Programmable Logic and Applications
    p. 1-4
    DOI: 10.1109/FPL.2014.6927397
    Data de presentació: 2014-09
    Presentació treball a congrés
  • DReAM: Per-task DRAM energy metering in multicore systems

     Liu, Q.; Moreto, M.; Abella, J.; Cazorla, F.; Valero, M.
    International Conference on Parallel and Distributed Computing
    p. 111-123
    DOI: 10.1007/978-3-319-09873-9-10
    Data de presentació: 2014-08
    Presentació treball a congrés
  • Techniques for Improving the Performance of Software Transactional Memory  Accés obert

    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Per-task Energy Accounting in Computing Systems

     Liu, Q.; Jiménez, V.; Moreto, M.; Abella, J.; Cazorla, F.; Valero, M.
    IEEE computer architecture letters
    Vol. 13, num. 2, p. 85-88
    DOI: 10.1109/L-CA.2013.24
    Data de publicació: 2014-07-01
    Article en revista
  • Evaluation of vectorization potential of Graph500 on Intel's Xeon Phi

     Stanic, M.; Palomar, O.; Ratkovic, I.; Duric, M.; Unsal, O.; Cristal, A.; Valero, M.
    International Conference on High Performance Computing & Simulation
    p. 47-54
    DOI: 10.1109/HPCSim.2014.6903668
    Data de presentació: 2014-07
    Presentació treball a congrés
  • Physical vs. physically-aware estimation flow: case study of design space exploration of adders

     Ratkovic, I.; Palomar, O.; Stanic, M.; Unsal, O.; Cristal, A.; Valero, M.
    IEEE Computer Society Annual Symposium on VLSI
    p. 118-123
    DOI: 10.1109/ISVLSI.2014.14
    Data de presentació: 2014-07
    Presentació treball a congrés