Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Producció científica

1 a 50 de 112 resultats
 
  • Performance analysis and optimization of automatic speech recognition  Accés obert

     Tabani, H.; Arnau, J.; Tubella, J.; Gonzalez, A.
    IEEE Transactions on Multi-Scale Computing Systems
    DOI: 10.1109/TMSCS.2017.2739158
    Data de publicació: 2017-08-12
    Article en revista
    Accés al text complet
  • Shared resource aware scheduling on power-constrained tiled many-core processors

     Jha, S.; Heirman, W.; Falcón, A.; Tubella, J.; Gonzalez, A.; Eeckhout, Lieven
    Journal of parallel and distributed computing
    Vol. 100, p. 30-41
    DOI: 10.1016/j.jpdc.2016.10.001
    Data de publicació: 2017-02-01
    Article en revista
  • Arquitectura de Sistemas de Computación Inteligentes, Ubicuos

     Tubella, J.; Gonzalez, A.; Aragon, J.; Aliagas, Carles; Cruz, J.; Parcerisa, Joan-Manuel; Martínez, A.; Marcuello, P.; Martonosi, M.; Valero, A.; Arnau, J.
    Projecte R+D+I competitiu
  • Accés al text complet
  • Shared resource aware scheduling on power-constrained tiled many-core processors  Accés obert

     Jha, S.; Heirman, W.; Falcón, A.; Tubella, J.; Gonzalez, A.; Eeckhout, Lieven
    ACM International Conference on Computing Frontiers
    p. 365-368
    DOI: 10.1145/2903150.2903490
    Data de presentació: 2016-05-16
    Presentació treball a congrés
    Accés al text complet
  • Chrysso: an integrated power manager for constrained many-core processors  Accés obert

     Jha, S.; Heirman, W.; Falcon, A.; Carlson, T.; Van Craeynest, K.; Tubella, J.; Gonzalez, A.; Eeckhout, Lieven
    ACM International Conference on Computing Frontiers
    p. 1-8
    DOI: 10.1145/2742854.2742885
    Data de presentació: 2015-05
    Presentació treball a congrés
    Accés al text complet
  • Microarquitectura y Compiladores para Futuros Procesadores III

     Tubella, J.; Gonzalez, A.; Parcerisa, Joan-Manuel; Canal, R.; Cruz, J.; Bosque, A.; Zyulkyarov, F.; Sanchez, D.; Molina, C.; Aliagas, C.; García-Guirado, A.
    Projecte R+D+I competitiu
  • La influencia del orden de las preguntas en los exámenes de primer curso  Accés obert

     Lopez, D.; Cortes, J.; Fernandez, M.; Parcerisa, Joan-Manuel; Tous, R.; Tubella, J.
    Jornadas de Enseñanza Universitaria de la Informática
    p. 143-150
    DOI: 10.6035/e-TIiT.2013.13
    Data de presentació: 2013-07-10
    Presentació treball a congrés
    Accés al text complet
  • Architecture support for intrusion detection systems  Accés obert

    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Improving the resilience of an IDS against performance throttling attacks

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    EAI International Conference on Security and Privacy in Communication Networks
    p. 167-184
    DOI: 10.1007/978-3-642-36883-7_11
    Data de presentació: 2012-09-03
    Presentació treball a congrés
  • Exploiting temporal locality in network traffic using commodity multi-cores

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    IEEE International Symposium on Performance Analysis of Systems and Software
    p. 110-111
    DOI: 10.1109/ISPASS.2012.6189211
    Data de presentació: 2012-04-02
    Presentació treball a congrés
  • Hardware/software mechanisms for protecting an IDS against algorithmic complexity attacks

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    IEEE International Parallel and Distributed Processing Symposium
    p. 1190-1196
    DOI: 10.1109/IPDPSW.2012.145
    Data de presentació: 2012
    Presentació treball a congrés
  • Improving the performance efficiency of an IDS by exploiting temporal locality in network traffic

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    IEEE International Symposium on the Modeling, Analysis, and Simulation of Computer and Telecommunication Systems
    p. 439-448
    DOI: 10.1109/MASCOTS.2012.56
    Data de presentació: 2012
    Presentació treball a congrés
  • A performance and area efficient architecture for intrusion detection systems

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    IEEE International Parallel and Distributed Processing Symposium
    p. 301-310
    DOI: 10.1109/IPDPS.2011.37
    Data de presentació: 2011-05-16
    Presentació treball a congrés
  • MICROARQUITECTURA Y COMPILADORES PARA FUTUROS PROCESADORES II

     Gonzalez, A.; Parcerisa, Joan-Manuel; Canal, R.; Tubella, J.; Cruz, J.; Aliagas, C.; Herrero, E.; Pons, M.; Brankovic, A.; Ganapathy, S.; Jaksic, Z.; Cuesta, B.; Zyulkyarov, F.; Lupon, M.; Upasani, G.; Kumar, R.; Bhagat, I.; Lira, J.; Ranjan, R.; Sreekarshenoy, G.; Pavlou, D.; Arnau, J.; Xekalakis, P.; Molina, C.; Ramirez, T.; Deb, A.; Falcón, A.; Shekhar, S.; Pediaditaki, S.; Rana, M.; Zivanovic, D.; Nicolaides, M.; Axelos, N.; Torrens, M.; Yazdanpanah, F.; Gregori, M.
    Projecte R+D+I competitiu
  • TERASCALE RELIABLE ADAPTIVE MEMORY SYSTEMS

     Gonzalez, A.; Canal, R.; Cruz, J.; Tubella, J.
    Projecte R+D+I competitiu
  • MICROARQUITECTURA I COMPILADORS (ARCO)

     Tubella, J.; Gibert, E.; Codina, J.M.; Magklis, G.; Pons, M.; Parcerisa, Joan-Manuel; Gonzalez, A.; Molina, C.; Aleta, A.; Aliagas, C.; Cruz, J.; Canal, R.; Vera, F.J.; Piñeiro, J.A.; Unsal, O.
    Projecte R+D+I competitiu
  • Microarquitectura i compiladors (ARCO)

     Tubella, J.; Gonzalez, A.; Parcerisa, Joan-Manuel; Canal, R.; Cruz, J.; Molina, C.; Aliagas, C.; Aleta, A.; Deb, A.; Sreekar Shenoy, G.; Pavlou, D.; Herrero, E.; Yazdanpanah, F.; Bhagat, I.; Lira, J.; Lupon, M.; Pons Sole, M.; Ranjan, R.; Ganapathy, S.; Jaksic, Z.
    Projecte R+D+I competitiu
  • Arquitectura i Compiladors (ARCO). 2009SGR-01250

     Tubella, J.; Parcerisa, Joan-Manuel; Gonzalez, A.; Canal, R.; Cruz, J.; Molina, C.; Aliagas, C.; Aleta, A.
    Projecte R+D+I competitiu
  • A Performance and area efficient architecture for intrusion detection systems

     Sreekar Shenoy, G.; Tubella, J.; Gonzalez, A.
    Data: 2008-12
    Document cientificotècnic
  • Work in Progress-Improving Feedback Using an Automatic Assessment Tool

     Jimenez, D.; Alvarez, C.; Lopez, D.; Parcerisa, Joan-Manuel; Alonso, J.; Christian, P.; Tous, R.; Barlet, P.; Fernandez, M.; Tubella, J.
    IEEE Frontiers in Education Conference
    p. 199-200
    Data de presentació: 2008-10-22
    Presentació treball a congrés
  • Una herramienta automática de feedback para ensamblador  Accés obert

     Alvarez, C.; Jimenez, D.; Lopez, D.; Alonso, J.; Tous, R.; Parcerisa, Joan-Manuel; Barlet, P.; Fernandez, M.; Tubella, J.; Pérez, C.
    Data: 2008-10
    Document cientificotècnic
    Accés al text complet
  • SISA-EMU: feedback automático para ensamblador

     Tubella, J.
    Jornadas de Enseñanza Universitaria de la Informática
    Data de presentació: 2008-07-09
    Presentació treball a congrés
  • Cómo mejorar el feedback mediante una herramienta de corrección automática

     Alvarez, C.; Jimenez, D.; Lopez, D.; Alonso, J.; Tous, R.; Parcerisa, Joan-Manuel; Barlet, P.; Fernandez, M.; Tubella, J.; Pérez, C.
    Jornades de Docència del Departament d'Arquitectura de Computadors
    Data de presentació: 2008-02-15
    Presentació treball a congrés
  • SISA-EMU: feedback automático para ensamblador

     Alvarez, C.; Jimenez, D.; Lopez, D.; Alonso, J.; Tous, R.; Parcerisa, Joan-Manuel; Barlet, P.; Fernandez, M.; Tubella, J.; Christian, P.
    Jornadas de Enseñanza Universitaria de la Informática
    p. 557-564
    Presentació treball a congrés
  • Reducing misspeculation penalties in trace-level speculative multithreaded architectures

     Molina, C.; Tubella, J.; Gonzalez, A.
    Lecture notes in computer science
    Vol. 4759, p. 43-55
    DOI: 10.1007/978-3-540-77704-5_4
    Data de publicació: 2008-01
    Article en revista
  • Projecte pilot d'innovació docent de l'assignatura Estructura de Computadors 1, ref. 2007MQD- 00203

     Tubella, J.; Alvarez, C.; Parcerisa, Joan-Manuel
    Projecte R+D+I competitiu
  • Guía para la redacción de los objetivos de una asignatura

     Navarro, J.; Tubella, J.; Valero-Garcia, M; Sanchez, F.
    Jornades de Docència del Departament d'Arquitectura de Computadors
    p. 1-10
    Data de presentació: 2007-02
    Presentació treball a congrés
  • L'assignatura Estructura de Computadors I

     Tubella, J.
    Jornades de Docència del Departament d'Arquitectura de Computadors
    p. 1-10
    Presentació treball a congrés
  • Microarchitectural techniques to exploit repetitive computations and values  Accés obert

     Molina, C.
    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Reducing misspeculation penalties in trace-level speculative multithreaded architectures

     Molina, C.; Tubella, J.; Gonzalez, A.
    International Symposium on High Performance Computing
    p. 43-55
    DOI: 10.1007/978-3-540-77704-5_4
    Data de presentació: 2005
    Presentació treball a congrés
  • Compiler analysis for trace-level speculative multithreaded architectures  Accés obert

     Molina, C.; Gonzalez, A.; Tubella, J.
    Annual Workshop on Interaction between Compilers and Computer Architecture
    p. 2-10
    DOI: 10.1109/INTERACT.2005.6
    Data de presentació: 2005
    Presentació treball a congrés
    Accés al text complet
  • 8è Premi a la Qualitat en la Docència Universitària

     Sancho, Maria-Ribera; Castell, N.; Garcia, J.; Huerta, V.; Nonell, R.; Sangüesa, R.; Sese, G.; Tubella, J.; Dieguez, J.; Murillo, C.
    Premi o reconeixement
  • DISTINCIÓ JAUME VICENS VIVES

     Sancho, Maria-Ribera; Castell, N.; Garcia, J.; Huerta, V.; Nonell, R.; Sangüesa, R.; Sese, G.; Tubella, J.; Dieguez, J.; Murillo, C.
    Premi o reconeixement
  • Compiler analysis for trace-level speculative multithreaded architectures

     Molina, C.; Gonzalez, A.; Tubella, J.
    Data: 2004-07
    Document cientificotècnic
  • Reconsidering misspredictions in trace-level speculative multithreaded architectures

     Molina, C.; Gonzalez, A.; Tubella, J.
    Data: 2004-05
    Document cientificotècnic
  • Thread partitioning and value prediction for exploiting speculative thread-level parallelism  Accés obert

     Marcuello, P.; Gonzalez, A.; Tubella, J.
    IEEE transactions on computers
    Vol. 53, num. 2, p. 114-125
    DOI: 10.1109/TC.2004.1261823
    Data de publicació: 2004-02
    Article en revista
    Accés al text complet
  • Value compression to Reduce Power in Data Caches

     Tubella, J.
    International European Conference on Parallel and Distributed Computing
    Data de presentació: 2003-08-26
    Presentació treball a congrés
  • Non Redundant Data Cache

     Tubella, J.
    ACM/IEEE International Symposium on Low Power Electronics and Design
    Data de presentació: 2003-08-25
    Presentació treball a congrés
  • Non redundant data cache

     Molina, C.; Aliagas, C.; García, M.; Gonzalez, A.; Tubella, J.
    ACM/IEEE International Symposium on Low Power Electronics and Design
    p. 274-277
    DOI: 10.1145/871506.871574
    Data de presentació: 2003-08
    Presentació treball a congrés
  • Non redundant data cache

     Molina, C.; Aliagas, C.; García, M.; Gonzalez, A.; Tubella, J.
    Data: 2003-03
    Document cientificotècnic
  • Value compression to reduce power in data caches

     Aliagas, C.; Molina, C.; García, M.; Tubella, J.; Gonzalez, A.
    Data: 2003-02
    Document cientificotècnic
  • Value compression to reduce power in data caches

     Aliagas, C.; Molina, C.; García, M.; Gonzalez, A.; Tubella, J.
    Lecture notes in computer science
    Vol. 2790, p. 616-622
    DOI: 10.1007/978-3-540-45209-6_87
    Data de publicació: 2003
    Article en revista
  • Value compression to reduce power in data caches

     Aliagas, C.; Molina, C.; García, M.; Gonzalez, A.; Tubella, J.
    International European Conference on Parallel and Distributed Computing
    p. 616-622
    DOI: 10.1007/978-3-540-45209-6_87
    Data de presentació: 2003
    Presentació treball a congrés
  • Trace-level speculative multithreaded architecture  Accés obert

     Molina, C.; Gonzalez, A.; Tubella, J.
    IEEE International Conference on Computer Design: VLSI in Computers and Processors
    p. 402-407
    DOI: 10.1109/ICCD.2002.1106802
    Data de presentació: 2002
    Presentació treball a congrés
    Accés al text complet
  • Trace-level speculative multithreaded architecture

     Molina, C.; Gonzalez, A.; Tubella, J.
    Data: 2001-11
    Document cientificotècnic
  • Redundant store instructions

     Molina, C.; Gonzalez, A.; Tubella, J.
    Data: 2001-11
    Document cientificotècnic
  • Formulacion de los objetivos de una asignatura en tres niveles jerarquicos

     Navarro, J.; Valero-Garcia, M; Sanchez, F.; Tubella, J.
    Data: 2000-11
    Document cientificotècnic
  • Formulación de los objetivos de una asignatura en tres niveles Jerárquicos

     Navarro, J.; Valero-Garcia, M; Sanchez, F.; Tubella, J.
    Jornadas de Enseñanza Universitaria de la Informática
    p. 457-462
    Data de presentació: 2000-09
    Presentació treball a congrés
  • Speculative multithreaded architectures

     Marcuello, P.; Tubella, J.; Gonzalez, A.
    Advanced Computing Wokshop
    p. 9
    Data de presentació: 2000
    Presentació treball a congrés