Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Producció científica

1 a 50 de 103 resultats
 
  • A SIMD-efficient 14 instruction shader program for high-throughput microtriangle rasterization

     Roca, J.; Moya, V.; González, C.; Escandell, V.; Murciego, A.; Fernandez, A.; Espasa, R.
    The visual computer
    Vol. 26, num. 6-8, p. 707-719
    DOI: 10.1007/s00371-010-0492-4
    Data de publicació: 2010-06
    Article en revista
  • A SIMD-efficient 14 instruction shader program for high-throughput microtriangle rasterization

     Roca, J.; Moya, V.; Gonzalez, C.; Escandell, V.; Murciego, A.; Fernandez, A.; Espasa, R.
    Computers Graphic International Conference
    p. 707-719
    Data de presentació: 2010-06
    Presentació treball a congrés
  • L'assignatura Arquitectures de Computadors Actuals

     Espasa, R.
    Jornades de Docència del Departament d'Arquitectura de Computadors
    p. 1-10
    Presentació treball a congrés
  • Workload Characterization of 3D Games

     Espasa, R.
    IEEE International Symposium on Workload Characterization
    Data de presentació: 2006-10-25
    Presentació treball a congrés
  • ATTILA: A Cycle-Level Execution-Driven Simulator For Modern GPU Architectures

     Moya, V.; Gonzalez, C.; Jordi, R.; Fernandez, A.; Espasa, R.
    IEEE International Symposium on Performance Analysis of Systems and Software
    p. 231-241
    Presentació treball a congrés
  • Workload Characterization of 3D Games

     Jordi, R.; Victor, M.; Gonzalez, C.; Chema, S.; Fernandez, A.; Espasa, R.
    IEEE International Symposium on Workload Characterization
    p. 1
    Presentació treball a congrés
  • A Single (Unified) Shader GPU Microarchitecture for Embedded Systems

     Victor, M.; Gonzalez, C.; Jordi, R.; Fernandez, A.; Espasa, R.
    Lecture notes in computer science
    Vol. 1, num. 1, p. 286-301
    Data de publicació: 2005-11
    Article en revista
  • Binary Redundancy Elimination  Accés obert

     Fernandez, M.
    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
  • A Single (Unified) Shader GPU Microarchitecture for Embedded Systems

     Victor, M.; Gonzalez, C.; Jordi, R.; Fernandez, A.; Espasa, R.
    2005 International Conference on High Performance Embedded Architectures & Compilers (HiPEAC'2005)
    p. 286-301
    Presentació treball a congrés
  • Shader Performance Analysis on a Modern GPU Architecture

     Victor, M.; Gonzalez, C.; Jordi, R.; Fernandez, A.; Espasa, R.
    Annual IEEE/ACM International Symposium on Microarchitecture
    p. 355-364
    Presentació treball a congrés
  • Link-Time Path-Senitive Memory Redundancy Elimination

     Espasa, R.
    International Symposium on High-Performance Computer Architecture
    Data de presentació: 2004-02-15
    Presentació treball a congrés
  • Link-Time Path-Senitive Memory Redundancy Elimination

     Fernandez, M.; Espasa, R.
    International Symposium on High-Performance Computer Architecture
    p. 300-309
    Presentació treball a congrés
  • Link-Time Path-sensitive Memory Redundancy Elimination

     Fernandez, M.; Espasa, R.
    International Symposium on High-Performance Computer Architecture
    p. 300-309
    Presentació treball a congrés
  • Link-Time Optimization Techniques for Eliminating Conditinal Branch Redundancies

     Fernandez, M.; Espasa, R.
    Annual Workshop on Interaction between Compilers and Computer Architecture in conjunction with the IEEE International Symposium on High-Performance Computer Architecture
    Presentació treball a congrés
  • A cost-effective architecture for vectorizable numerical and multimedia applications

     Francisca, Q.; Corbal, J.; Espasa, R.; Valero, M.
    Theory of computing systems
    Vol. 36, num. 5, p. 575-593
    DOI: 10.1007/s00224-003-1088-4
    Data de publicació: 2003-10
    Article en revista
  • Three-dimensional memory vectorization for high bandwidth media memory systems

     Corbal, J.; Espasa, R.; Valero, M.
    Annual IEEE/ACM International Symposium on Microarchitecture
    p. 149-160
    DOI: 10.1109/MICRO.2002.1176246
    Data de presentació: 2002-11-18
    Presentació treball a congrés
  • Tarantula: Next-generation Alpha with Vectors

     Espasa, R.
    Jornadas de Paralelismo
    Data de presentació: 2002-09-09
    Presentació treball a congrés
  • N-dimensional Vector Architectures for Multimedia Applications

     Corbal, J.
    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Speculative Alias Analysis for Executable Code

     Fernandez, M.; Espasa, R.
    Data: 2002-07
    Document cientificotècnic
  • Asim: A Performance Model Framework

     Joel, E.; Pritpal, A.; Borch, E.; Chi-Keung, L.; Srilatha, M.; Shubhendu, S.; Harish, P.; Wallace, S.; Binkert, N.; Espasa, R.; Juan, A.
    Computer
    Vol. 35, num. 2, p. 68-76
    Data de publicació: 2002-02
    Article en revista
  • Tarantula: A Vector Extension to the Alpha Architecture

     Espasa, R.; Federico, A.; Joel, E.; Stephen, F.; Julio, G.; Gramunt, R.; Hernández, I.; Juan, A.; Geoffrey, L.; Matthew, M.; Seznec, A.
    International Symposium on Computer Architecture
    p. 281-292
    Presentació treball a congrés
  • Speculative Alias Analysis for Executable Code

     Fernández, M.; Espasa, R.
    International Conference on Parallel Architectues and Compilation Techniques
    p. 222-231
    Presentació treball a congrés
  • Three-Dimensional Vector Prefetches for Media Applications

     Corbal, J.; Espasa, R.; Valero, M.
    Data: 2001-11
    Document cientificotècnic
  • On the efficiency of reductions in µ-SIMD media extensions

     Corbal, J.; Espasa, R.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 83-94
    DOI: 10.1109/PACT.2001.953290
    Data de presentació: 2001-09
    Presentació treball a congrés
  • Instruction-level parallelism and computer architecture

     Ayguade, E.; Dahlgren, F.; Christine, E.; Espasa, R.; Guang, R.; Muller, H.; Sakellariou, R.; Seznec, A.
    International European Conference on Parallel and Distributed Computing
    p. 385
    DOI: 10.1007/3-540-44681-8_56
    Data de presentació: 2001-08
    Presentació treball a congrés
  • A cost effective architecture for vectorizable numerical and multimedia applications

     Francisca, Q.; Corbal, J.; Espasa, R.; Valero, M.
    ACM Symposium on Parallelism in Algorithms and Architectures
    p. 103-112
    DOI: 10.1145/378580.378602
    Data de presentació: 2001-07
    Presentació treball a congrés
  • Load Redundancy Elimination on Executable Code

     Fernandez, M.; Espasa, R.; Saumya, D.
    Data: 2001-02
    Document cientificotècnic
  • Debate sobre el doctorado

     Gonzalez, A.; Ayguade, E.; Espasa, R.; Garcia, J.; Navarro, J.
    Jornades de Docència del Departament d'Arquitectura de Computadors
    p. 1-8
    Data de presentació: 2001
    Presentació treball a congrés
  • Load Redundancy Elimination on Executable Code

     Fernández, M.; Espasa, R.; Saumya, D.
    International European Conference on Parallel and Distributed Computing
    p. 221-229
    Presentació treball a congrés
  • DLP+TLP processors for the next generation of media workloads

     Corbal, J.; Espasa, R.; Valero, M.
    Seventh International Symposium on High Performance Computer Architecture (HPCA-7)
    p. 219-228
    DOI: 10.1109/HPCA.2001.903265
    Data de presentació: 2001-01
    Presentació treball a congrés
  • Performance Analysis of a Feasible Superscalar+ Vector Architecture

     Quintana, F.; Espasa, R.; Valero, M.
    Jornadas de Paralelismo
    p. 6-10
    Presentació treball a congrés
  • Exploiting a new level of DLP in multimedia applications

     Corbal, J.; Valero, M.; Espasa, R.
    Annual IEEE/ACM International Symposium on Microarchitecture
    p. 72-79
    DOI: 10.1109/MICRO.1999.809445
    Data de presentació: 1999-11-16
    Presentació treball a congrés
  • An Evaluation of Different DLP Alternatives for the Embedded Media Domain

     Salamí, E.; Corbal, J.; Valero, M.; Espasa, R.
    Workshop on Media Processors and DSPs in conjunction with the Annual ACM/IEEE International Symposium on Microarchitecture
    p. 100-109
    Data de presentació: 1999-11-15
    Presentació treball a congrés
  • MOM: a matrix SIMD instruction set architecture for multimedia applications

     Corbal, J.; Valero, M.; Espasa, R.
    International Conference on Supercomputing
    p. 1-12
    DOI: 10.1109/SC.1999.10055
    Data de presentació: 1999-11
    Presentació treball a congrés
  • MOM Instruction Set Architecture: Reference Manual

     Corbal, J.; Espasa, R.; Valero, M.
    Data: 1999-10
    Document cientificotècnic
  • Exploiting a new level of DLP with Matrix multimedia extensions

     Corbal, J.; Espasa, R.; Valero, M.
    Data: 1999-10
    Document cientificotècnic
  • Registers size influence on vector architectures

     Villa, L.; Espasa, R.; Valero, M.
    Lecture notes in computer science
    Vol. 1573, p. 439-451
    DOI: 10.1007/10703040_33
    Data de publicació: 1999-10
    Article en revista
  • A simulation study of decoupled vector architectures

     Espasa, R.; Valero, M.
    Journal of supercomputing
    Vol. 14, num. 2, p. 124-152
    DOI: 10.1023/A:1008158808410
    Data de publicació: 1999-09
    Article en revista
  • Dixie: a retargetable binary instrumentation tool

     Fernandez, M.; Espasa, R.
    X Jornadas de Paralelismo
    p. 143-148
    Data de presentació: 1999-09
    Presentació treball a congrés
  • Evaluación de Arquitecturas Vectoriales Avanzadas con Registros Cortos

     Villa, L.
    Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Adding a vector unit to a superscalar processor

     Francisca, Q.; Corbal, J.; Espasa, R.; Valero, M.
    Data: 1999-06
    Document cientificotècnic
  • Adding a vector unit to a superscalar processor

     Francisca, Q.; Corbal, J.; Espasa, R.; Valero, M.
    International Conference on Supercomputing
    p. 1-10
    DOI: 10.1145/305138.305148
    Data de presentació: 1999-06
    Presentació treball a congrés
  • Registers size influence on vector architectures

     Villa, L.; Espasa, R.; Valero, M.
    Lecture notes in computer science
    Vol. 1573, p. 439-451
    DOI: 10.1007/10703040_33
    Data de publicació: 1999
    Article en revista
  • An ISA comparison between superscalar and vector processors

     Francisca, Q.; Espasa, R.; Valero, M.
    Lecture notes in computer science
    Vol. 1573, p. 548-560
    DOI: 10.1007/10703040_41
    Data de publicació: 1999-01
    Article en revista
  • Command Vector Memory Systems: High Performance at Low Cost

     Corbal, J.; Espasa, R.; Valero, M.
    Data: 1999-01
    Document cientificotècnic
  • Dixie: A Retargetable Binary Instrumentation Tool

     Fernandez, M.; Espasa, R.
    1st Workshop on Binary Translation
    p. 1-9
    Presentació treball a congrés