Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Producció científica

1 a 50 de 141 resultats
 
  • An on-line test strategy and analysis for a 1T1R crossbar memory

     Escudero, M.; Moll, F.; Rubio, A.; Vourkas, I.
    IEEE International Symposium on On-Line Testing and Robust System Design
    p. 120-125
    DOI: 10.1109/IOLTS.2017.8046206
    Data de presentació: 2017-07-05
    Presentació treball a congrés
  • Statistical characterization and modeling of random telegraph noise effects in 65nm SRAM cells

     Martinez, J.; Rodriguez, R.; Nafria, M.; Torrents, G.; Bota, S.A.; Segura, J.; Moll, F.; Rubio, A.
    International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design
    p. 1-4
    DOI: 10.1109/SMACD.2017.7981610
    Data de presentació: 2017-06-15
    Presentació treball a congrés
  • Ultra-low Power Circuits based on Tunnel FETs for Energy Harvesting Applications

     Nunes, D.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Insights into tunnel FET-based charge pumps and rectifiers for energy harvesting applications  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    IEEE transactions on very large scale integration (VLSI) systems
    Vol. 25, num. 3, p. 988-997
    DOI: 10.1109/TVLSI.2016.2617203
    Data de publicació: 2017-03-01
    Article en revista
    Accés al text complet
  • Dispositivos, circuitos y arquitecturas fiables y de bajo consumo para IoT.

     Rubio, A.; Moll, F.; Calomarde, A.; Altet, J.; Aragones, X.; Mateo, D.
    Projecte R+D+I competitiu
  • Experience on material implication computing with an electromechanical memristor emulator  Accés obert

     Rubio, A.; Moll, F.; Escudero, M.; Zuin, S.; Vourkas, I.; Sirakoulis, G.
    IEEE Symposium Series on Computational Intelligence
    p. 170-175
    DOI: 10.1109/SSCI.2016.7850154
    Data de presentació: 2016-12-08
    Presentació treball a congrés
    Accés al text complet
  • TFET-Based power management circuit for RF energy harvesting  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    IEEE Journal of the Electron Devices Society
    Vol. 5, num. 1, p. 7-17
    DOI: 10.1109/JEDS.2016.2619908
    Data de publicació: 2016-11-14
    Article en revista
    Accés al text complet
  • Active charge collection strategy for radiation environment at device level

     Calomarde, A.; Amat, E.; Rubio, A.; Moll, F.; Gamiz, F.
    Radiation Effects on Components & Systems
    DOI: 10.1109/RADECS.2016.8093155
    Data de presentació: 2016-09-21
    Presentació treball a congrés
  • A battery-less, self-sustaining RF energy harvesting circuit with TFETs for µW power applications  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    International New Circuits and Systems Conference
    p. 1-6
    DOI: 10.1109/NEWCAS.2016.7604751
    Data de presentació: 2016-06
    Presentació treball a congrés
    Accés al text complet
  • ASIC implementation of an all-digital self-adaptive PVTA variation-aware clock generation system

     Pérez-Puigdemont, J.; Moll, F.
    ACM Great Lakes Symposium on VLSI
    p. 381-384
    DOI: 10.1145/2902961.2903006
    Data de presentació: 2016-05
    Presentació treball a congrés
  • Feasibility of Embedded DRAM Cells on FinFET Technology

     Amat, Esteve; Calomarde, A.; Moll, F.; Canal, R.; Rubio, A.
    IEEE transactions on computers
    Vol. 65, num. 4, p. 1068-1074
    DOI: 10.1109/TC.2014.2375204
    Data de publicació: 2016-04-01
    Article en revista
  • Robust sequential circuits design technique for low voltage and high noise scenarios  Accés obert

     García, L.; Rivera, J.; Calomarde, A.; Moll, F.; Rubio, A.
    International Conference on Control, Mechatronics and Automation
    p. 1-4
    DOI: 10.1051/matecconf/20164202003
    Data de presentació: 2016
    Presentació treball a congrés
    Accés al text complet
  • Monitor amb control strategies to reduce the impact of Process Variations in digital circuits  Accés obert

     Mauricio, J.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Novel charge pump converter with Tunnel FET devices for ultra-low power energy harvesting sources  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    International Midwest Symposium on Circuits and Systems
    DOI: 10.1109/MWSCAS.2015.7282034
    Data de presentació: 2015-08
    Presentació treball a congrés
    Accés al text complet
  • Novel UHF passive rectifier with tunnel FET devices  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    IEEE Computer Society Annual Symposium on VLSI
    p. 309-314
    DOI: 10.1109/ISVLSI.2015.57
    Data de presentació: 2015-07
    Presentació treball a congrés
    Accés al text complet
  • Local variations compensation with DLL-based body bias generator for UTBB FD-SOI technology

     Mauricio, J.; Moll, F.
    International New Circuits and Systems Conference
    DOI: 10.1109/NEWCAS.2015.7182005
    Data de presentació: 2015-06
    Presentació treball a congrés
  • Tunnel FET device characteristics for RF energy harvesting passive rectifiers  Accés obert

     Nunes, D.; Moll, F.; Valtchev, S.
    International New Circuits and Systems Conference
    p. 1-4
    DOI: 10.1109/NEWCAS.2015.7182102
    Data de presentació: 2015-06
    Presentació treball a congrés
    Accés al text complet
  • Pespectives of TFET devices in ultra-low power charge pumps for thermo-electric energy sources

     Nunes, D.; Moll, F.; Valtchev, S.
    IEEE International Symposium on Circuits and Systems
    p. 1082-1085
    DOI: 10.1109/ISCAS.2015.7168825
    Data de presentació: 2015-05
    Presentació treball a congrés
  • Regular Cell Design Approach Considering Lithography-Induced Process Variations  Accés obert

     Gomez, S.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • All-digital self-adaptive PVTA variation aware clock generation system for DFS  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    European Workshop on CMOS Variability
    p. 1-4
    DOI: 10.1109/VARI.2014.6957084
    Data de presentació: 2014-09
    Presentació treball a congrés
    Accés al text complet
  • Lithography parametric yield estimation model to predict layout pattern distortions with a reduced set of lithography simulations  Accés obert

     Gomez, S.; Moll, F.; Mauricio, J.
    Journal of micro/nanolithography, MEMS and MOEMS
    Vol. 13, num. 3
    DOI: 10.1117/1.JMM.13.3.033016
    Data de publicació: 2014-07-01
    Article en revista
    Accés al text complet
  • SET and noise fault tolerant circuit design techniques: application to 7 nm FinFET  Accés obert

     Calomarde, A.; Amat, Esteve; Moll, F.; Vigara, J.; Rubio, A.
    Microelectronics reliability
    Vol. 54, num. 4, p. 738-745
    DOI: 10.1016/j.microrel.2013.12.018
    Data de publicació: 2014-04-01
    Article en revista
    Accés al text complet
  • A boolean rule-based approach for manufacturability-aware cell routing  Accés obert

     Cortadella, J.; Petit, J.; Gomez, S.; Moll, F.
    IEEE transactions on computer-aided design of integrated circuits and systems
    Vol. 33, num. 3, p. 409-422
    DOI: 10.1109/TCAD.2013.2292514
    Data de publicació: 2014-03-01
    Article en revista
    Accés al text complet
  • Measurements of process variability in 40-nm regular and nonregular layouts

     Mauricio, J.; Moll, F.; Gomez, S.
    IEEE transactions on electron devices
    Vol. 61, num. 2, p. 365-371
    DOI: 10.1109/TED.2013.2294742
    Data de publicació: 2014-02-01
    Article en revista
  • Lithography yield estimation model to predict layout pattern distortions with a reduced set of lithography simulations

     Gomez, S.; Moll, F.; Mauricio, J.
    Proceedings of SPIE, the International Society for Optical Engineering
    Vol. 9053, p. 90530M-1-90530M-15
    DOI: 10.1117/12.2046208
    Data de publicació: 2014-02
    Article en revista
  • All-digital simple clock synthesis through a glitch-free variable-length ring oscillator

     Perez, J.; Moll, F.; Calomarde, A.
    IEEE transactions on circuits and systems II: express briefs
    Vol. 61, num. 2, p. 90-94
    DOI: 10.1109/TCSII.2014.2299096
    Data de publicació: 2014-02-01
    Article en revista
  • Aproximación multinivel al diseño orientado a la fiabilidad de circuitos integrados analógicos y digitales

     Rubio, A.; Mateo, D.; Moll, F.; Aragones, X.; Altet, J.; Reverter, F.; Calomarde, A.; Nunes, D.; Perez, J.; Pouyan, P.
    Projecte R+D+I competitiu
  • Systematic and random variability analysis of two different 6T-SRAM layout topologies  Accés obert

     Amat, Esteve; Amatlle, E.; Gómez, S.; Aymerich, N.; Garcia, C.; Moll, F.; Rubio, A.
    Microelectronics journal
    Vol. 44, num. 9, p. 787-793
    DOI: 10.1016/j.mejo.2013.06.010
    Data de publicació: 2013-09
    Article en revista
    Accés al text complet
  • Yield estimation model for lithography hotspot distortions

     Gomez, S.; Moll, F.
    Electronics Letters
    Vol. 49, num. 17, p. 1066-1068
    DOI: 10.1049/el.2013.0469
    Data de publicació: 2013-08-15
    Article en revista
  • A single event transient hardening circuit design technique based on strengthening

     Calomarde, A.; Amat, Esteve; Moll, F.; Rubio, A.
    International Midwest Symposium on Circuits and Systems
    p. 821-824
    DOI: 10.1109/MWSCAS.2013.6674775
    Data de presentació: 2013-08-06
    Presentació treball a congrés
  • Logic synthesis for manufacturability considering regularity and lithography printability

     Machado, L.; Dal Bem, V.; Moll, F.; Gomez, S.; Ribas, R. P.; Reis, A. I.
    IEEE Computer Society Annual Symposium on VLSI
    p. 230-235
    DOI: 10.1109/ISVLSI.2013.6654638
    Data de presentació: 2013-08
    Presentació treball a congrés
  • Design and implementation of an adaptive proactive reconfiguration technique for SRAM caches

     Pouyan, P.; Amat, Esteve; Moll, F.; Rubio, A.
    Design, Automation and Test in Europe Conference and Exhibition
    p. 1303-1306
    DOI: 10.7873/DATE.2013.269
    Data de presentació: 2013-03
    Presentació treball a congrés
  • Novel redundant logic design for noisy low voltage scenarios

     Calomarde, A.; Moll, F.; Rubio, A.; García, L.
    Latin American Symposium on Circuits and Systems
    p. 1-4
    DOI: 10.1109/LASCAS.2013.6519010
    Data de presentació: 2013-02
    Presentació treball a congrés
  • Closed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    Conference on Design of Circuits and Integrated Systems
    p. 539-544
    Data de presentació: 2012-11
    Presentació treball a congrés
    Accés al text complet
  • Layout Regularity for Design and Manufacturability  Accés obert

     Pons, M.
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
    Accés al text complet
  • Variation tolerant self-adaptive clock generation architecture based on a ring oscillator  Accés obert

     Perez, J.; Calomarde, A.; Moll, F.
    IEEE International System On Chip Conference
    p. 387-392
    DOI: 10.1109/SOCC.2012.6398341
    Data de presentació: 2012-09
    Presentació treball a congrés
    Accés al text complet
  • Evaluation of layout design styles using a quality design metric

     Gomez, S.; Moll, F.
    IEEE International System On Chip Conference
    p. 125-130
    DOI: 10.1109/SOCC.2012.6398396
    Data de presentació: 2012-09
    Presentació treball a congrés
  • PVTA tolerant self-adaptive clock generation architecture

     Perez, J.; Calomarde, A.; Moll, F.
    International Workshop on Power and Timing Modeling, Optimization and Simulation
    p. 142-154
    DOI: 10.1007/978-3-642-36157-9_15
    Data de presentació: 2012-09
    Presentació treball a congrés
  • New redundant logic design concept for high noise and low voltage scenarios

     García, L.; Andrade, D.; Gomez, S.; Calomarde, A.; Moll, F.; Rubio, A.
    Microelectronics journal
    Vol. 42, num. 12, p. 1359-1369
    DOI: 10.1016/j.mejo.2011.09.007
    Data de publicació: 2011-12
    Article en revista
  • Measuring the tolerance of self-adaptive clocks to supply voltage noise  Accés obert

     Perez, J.; Moll, F.; Cortadella, J.
    Conference on Design of Circuits and Integrated Systems
    p. 399-404
    Data de presentació: 2011-11-18
    Presentació treball a congrés
    Accés al text complet
  • Monitor strategies for variability reduction considering correlation between power and timing variability

     Mauricio, J.; Moll, F.; Altet, J.
    IEEE International System On Chip Conference
    p. 225-230
    DOI: 10.1109/SOCC.2011.6085081
    Data de presentació: 2011-09-27
    Presentació treball a congrés
  • Design of complex circuits using the via-configurable transistor array regular layout fabric

     Pons, M.; Moll, F.; Rubio, A.; Abella, J.; Vera, F.J.; Gonzalez, A.
    IEEE International System-on-a-Chip Conference
    p. 166-169
    DOI: 10.1109/SOCC.2011.6085126
    Data de presentació: 2011-09-26
    Presentació treball a congrés
  • Fast time-to-market with via-configurable transistor array regular fabric: A delay-locked loop design case study

     Pons, M.; Barajas, E.; Mateo, D.; Moll, F.; Rubio, A.; Gonzalez, J.; Abella, J.; Vera, F.J.; Gonzalez, A.
    International Conference on Design & Technology of Integrated Systems in Nanoscale Era
    p. 1-6
    DOI: 10.1109/DTIS.2011.5941428
    Data de presentació: 2011-04-06
    Presentació treball a congrés
  • A new probabilistic design methodology of nanoscale digital circuits

     García, L.; Calomarde, A.; Moll, F.; Rubio, A.
    International Conference on Electrical Communications and Computers
    p. 190-193
    DOI: 10.1109/CONIELECOMP.2011.5749358
    Data de presentació: 2011-02-28
    Presentació treball a congrés
  • Design guidelines towards compact litho-friendly regular cells  Accés obert

     Gomez, S.; Moll, F.; Rubio, A.; Elhoj, M.; Schlinker, G.; Woolaway, N.
    Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms
    p. 215-221
    Data de presentació: 2011-02-23
    Presentació treball a congrés
    Accés al text complet
  • Transistor sizing analysis of regular fabrics  Accés obert

     Marranghello, F.; Dal Bem, V.; Reis, A.; Ribas, R.; Moll, F.
    Exploiting Regularity in the Design of IPs, Architectures and Platforms
    p. 235-242
    Data de presentació: 2011-02-23
    Presentació treball a congrés
    Accés al text complet
  • Lithography aware regular cell design based on a predictive technology model

     Gomez, S.; Moll, F.
    Journal of low power electronics
    Vol. 6, num. 4, p. 588-600
    Data de publicació: 2010-12
    Article en revista
  • Turtle logic: Novel IC digital probabilistic design methodology  Accés obert

     García, L.; Rubio, A.; Moll, F.; Calomarde, A.
    Barcelona Forum on Ph.D. Research in Communications, Electronics and Signal Processing
    p. 15-16
    Data de presentació: 2010-10-21
    Presentació treball a congrés
    Accés al text complet
  • Variations-aware circuit designs for microprocessors  Accés obert

     Pons, M.; Moll, F.; Abella, J.
    Barcelona Forum on Ph.D. Research in Communications, Electronics and Signal Processing
    p. 21-22
    Data de presentació: 2010-10-21
    Presentació treball a congrés
    Accés al text complet