Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Delay caused by resistive opens in interconnecting lines

Autor
Arumi, D.; Rodriguez-Montanes, R.; Figueras, J.
Tipus d'activitat
Article en revista
Revista
Integration. The VLSI journal
Data de publicació
2009-06
Volum
42
Número
3
Pàgina inicial
286
Pàgina final
293
DOI
https://doi.org/10.1016/j.vlsi.2008.11.001 Obrir en finestra nova
URL
http://www.sciencedirect.com/science/article/pii/S0167926008000680 Obrir en finestra nova
Grup de recerca
CRnE - Centre de Recerca en Ciència i Enginyeria Multiescala de Barcelona
QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat

Participants