Carregant...
Carregant...

Vés al contingut (premeu Retorn)

QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat

Total activitats: 639
Tipus
Grup de recerca
Tipus de grup
Grup de recerca UPC
Acrònim
QINE
URL
http://dit.upc.es/qine/ Obrir en finestra nova
Objectius
Els avenços recents en tecnologies de fabricació electròniques han permès augmentar el grau d'integració dels circuits que realitzen funcions altament complexes a baix cost. A més, les prestacions segueixen creixent a ritme accelerat, tendència que es mantindrà en la propera dècada segons les previsions de l?International Roadmap for Semiconductors (IRS). L'objectiu general del grup és aconseguir avançar en noves metodologies de disseny de circuits i sistemes electrònics i millorar-ne la qualitat assegurant-ne el funcionament correcte. En concret, un dels objectius se centra a millorar les tècniques de disseny de baix consum en tecnologies CMOS nanomètriques. En l'àmbit de millora de la qualitat de funcionament de circuits i sistemes, els objectius se centren a millorar les tècniques de test i autotest en circuits i sistemes analògics, digitals i mixtos. Finalment, un tercer objectiu tracta de millorar la qualitat de funcionament "tolerant les fallades" que puguin escapar de les metodologies de test de circui
Paraules clau
BAIXA ENERGIA, BAIXA POTÈNCIA, TEST DE CIRCUITS MIXTES, TEST DIGITAL, TOLERÀNCIA A FALLADES
Completa aquestes dades (només responsables)
  • Ferre Fabregas, Antoni
    (fins 2011-08-31)
  • Mendoza Vazquez, Raymundo
    (fins 2009-10-01)
  • Sanahuja Moliner, Ricard
    (fins 2014-12-31)
  • Vatajelu, Elena Ioana
    (fins 2012-02-29)

Producció científica

1 a 50 de 639 resultats
 
  • The low area probing detector as a countermeasure against invasive attacks

     Weiner, M.; Manich, S.; Rodriguez-Montanes, R.; Sigl, G.
    IEEE transactions on very large scale integration (VLSI) systems
    num. 99, p. 1-12
    DOI: 10.1109/TVLSI.2017.2762630
    Data de publicació: 2017-11-07
    Article en revista
  • SELF-HEALING AND SECURE LOW-POWER MEMORY SYSTEMS

    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
  • Mixed-Signal Alternate Test and Binning Using Digitally Encoded Signatures

     Álvaro Gómez-Pau
    Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
    Tesi doctoral
  • RRAM serial configuration for the generation of random bits

     Arumi, D.; Gonzalez, M.B.; Campabadal, F.
    Microelectronic engineering
    Vol. 178, p. 76-79
    DOI: 10.1016/j.mee.2017.04.043
    Data de publicació: 2017-06-25
    Article en revista
  • Mitigating read & write errors in STT-MRAM memories under DVS

     Loana, E.; Rodriguez-Montanes, R.; Renovell, M.
    IEEE European Test Symposium
    p. 1-2
    DOI: 10.1109/ETS.2017.7968209
    Data de presentació: 2017-05-24
    Presentació treball a congrés
  • Defending cache memory against cold-boot attacks boosted by power or EM radiation analysis

     Neagu, M.; Manich, S.
    Microelectronics journal
    Vol. 62, p. 85-98
    DOI: 10.1016/j.mejo.2017.02.010
    Data de publicació: 2017-04
    Article en revista
  • Multi-directional space tessellation to improve the decision boundary in indirect mixed-signal testing

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Journal of Electronic Testing: Theory and Applications (JETTA)
    p. 1-14
    DOI: 10.1007/s10836-017-5648-y
    Data de publicació: 2017-02-20
    Article en revista
  • Electronics

     Manich, S.
    Col·laboració en revista
  • (2079-9292) Electronics

     Manich, S.
    Vol. 6, num. 1
    Col·laboració en revista
  • RRAM Based Random Bit Generation for Hardware Security Applications  Accés obert

     Arumi, D.; Rodriguez-Montanes, R.; Manich, S.; Pehl, M.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    DOI: 10.1109/DCIS.2016.7845382
    Data de presentació: 2016-11-25
    Presentació treball a congrés
    Accés al text complet
  • Criteria for selecting a subset of indirect measurements for analog testing

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2016-11-23
    Presentació treball a congrés
  • The SALVADOR simulation framework  Accés obert

     Weiner, M.; Arumi, D.; Manich, S.
    Conference on Trustworthy Manufacturing and Utilization of Secure Devices
    p. 1-2
    Data de presentació: 2016-11-15
    Presentació treball a congrés
    Accés al text complet
  • Random masking interleaved scrambling technique as a countermeasure for DPA/DEMA attacks in cache memories

     Neagu, M.; Rodriguez-Montanes, R.; Arumi, D.; Manich, S.
    Conference on Trustworthy Manufacturing and Utilization of Secure Devices
    p. 21
    Data de presentació: 2016-11-14
    Presentació treball a congrés
  • Indirect test of M-S circuits using multiple specification band guarding

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Integration. The VLSI journal
    Vol. 55, p. 415-424
    DOI: 10.1016/j.vlsi.2016.04.007
    Data de publicació: 2016-09-01
    Article en revista
  • Efficient production binning using octree tessellation in the alternate measurements space  Accés obert

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    IEEE transactions on computer-aided design of integrated circuits and systems
    Vol. 35, num. 8, p. 1386-1395
    DOI: 10.1109/TCAD.2015.2501309
    Data de publicació: 2016-08-01
    Article en revista
    Accés al text complet
  • Best PhD Student Paper Award

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Premi o reconeixement
  • Improving indirect test efficiency using multi-directional tessellations in the measure space

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    International Mixed-Signal Testing Workshop
    p. 1-6
    DOI: 10.1109/IMS3TW.2016.7524230
    Data de presentació: 2016-07
    Presentació treball a congrés
  • RRAM based cell for hardware security applications

     Arumi, D.; Manich, S.; Rodriguez-Montanes, R.
    IEEE International Verification and Security Workshop
    p. 7-12
    DOI: 10.1109/IVSW.2016.7566599
    Data de presentació: 2016-07
    Presentació treball a congrés
  • Circuits and Systems

     Manich, S.
    Col·laboració en revista
  • On the use of RRAM cells to design physical unclonable functions

     Arumi, D.
    NanoVar Scientific Workshop
    Data de presentació: 2016-02-02
    Presentació treball a congrés
  • Revisor. IET circuits, devices and systems

     Manich, S.
    Col·laboració en revista
  • Best Paper Award Design of Circuits and Integrated Systems Conference (DCIS2015)

     Álvaro Gómez-Pau; Lupon, E.; Balado, L.; Figueras, J.
    Premi o reconeixement
  • Adaptive test system applied to the generation of mixed-signal signatures

     Álvaro Gómez-Pau; Lupon, E.; Balado, L.; Figueras, J.
    Conference on Design of Circuits and Integrated Systems
    p. 7-
    Data de presentació: 2015-11-25
    Presentació treball a congrés
  • Backside polishing detector: a new protection against backside attacks  Accés obert

     Manich, S.; Arumi, D.; Rodriguez-Montanes, R.; Mujal, J.; Hernandez, D.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2015-11-25
    Presentació treball a congrés
    Accés al text complet
  • Mixed-Signal Circuits Testing Using Digitally Coded Indirect Measurements

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Conference on Design of Circuits and Integrated Systems
    Data de presentació: 2015-11-25
    Presentació treball a congrés
  • Defeating simple power analysis attacks in cache memories

     Neagu, M.; Manich, S.; Miclea, L.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    DOI: 10.1109/DCIS.2015.7388557
    Data de presentació: 2015-11-25
    Presentació treball a congrés
  • Test escapes of stuck-open faults caused by parasitic capacitances and leakage currents  Accés obert

     Arumi, D.; Rodriguez-Montanes, R.; Figueras, J.
    IEEE transactions on very large scale integration (VLSI) systems
    Vol. 24, num. 5, p. 1739-1748
    DOI: 10.1109/TVLSI.2015.2477103
    Data de publicació: 2015-09-24
    Article en revista
    Accés al text complet
  • Modeling and analyzing bistable ring based PUFs

     Hesselbarth, R.; Manich, S.; Sigl, G.
    Workshop on Secure Hardware and Security Evaluation
    p. 127-139
    Data de presentació: 2015-09-17
    Presentació treball a congrés
  • Mixed-signal test band guarding using digitally coded indirect measurements

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design
    p. 1-4
    DOI: 10.1109/SMACD.2015.7301708
    Data de presentació: 2015-09-09
    Presentació treball a congrés
  • Diagnosis of parametric defects in dual axis IC accelerometers

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Microsystem technologies
    Vol. 21, num. 9, p. 1855-1866
    DOI: 10.1007/s00542-014-2218-4
    Data de publicació: 2015-09-01
    Article en revista
  • Prebond testing of weak defects in TSVs

     Arumi, D.; Rodriguez-Montanes, R.; Figueras, J.
    IEEE transactions on very large scale integration (VLSI) systems
    Vol. PP, num. 99, p. 31-36
    DOI: 10.1109/TVLSI.2015.2448594
    Data de publicació: 2015-08-07
    Article en revista
  • Ensenyament basat en projectes en els nous graus d'enginyeria a l'ETSEIB: Projecte 1 i Projecte 2

     Alquezar, O.; Angulo, C.; Boix, O.; Buj, I.; Calvo, J.; Cardona, S.; Cortina, J.; Garcia-Planas, M.I.; Grima, P.; Jordi, L.; Lusa, A.; Martinez, M.; Mateo, M.; Morancho, J.; Moreno, M.; Rodero, L.; Rodriguez-Montanes, R.; Solano, L.; Tost, D.; Vilaplana, J.
    Jornada de Docència a l'ETSEIB
    Data de presentació: 2015-07-13
    Presentació treball a congrés
  • Electronics

     Manich, S.
    Vol. 4, num. 3
    Col·laboració en revista
  • Enhanced DC-Link Capacitor Voltage Balancing Control of DC-AC Multilevel Multileg Converters

     Busquets-Monge, S.; Maheshwari, R.; Nicolas-Apruzzese, J.; Lupon, E.; Munk, S.; Bordonau, J.
    IEEE transactions on industrial electronics
    Vol. 62, num. 5, p. 2663-2672
    DOI: 10.1109/TIE.2014.2363820
    Data de publicació: 2015-05-01
    Article en revista
  • Improving security in cache memory by power efficient scrambling technique

     Neagu, M.; Miclea, L.; Manich, S.
    IET computers and digital techniques
    p. 1-10
    DOI: 10.1049/iet-cdt.2014.0030
    Data de publicació: 2015-04-08
    Article en revista
  • On the use of error detecting and correcting codes to boost security in caches against side channel attacks  Accés obert

     Neagu, M.; Miclea, L.; Manich, S.
    Workshop on Secure Hardware and Security Evaluation
    p. 1-6
    Data de presentació: 2015-03-13
    Presentació treball a congrés
    Accés al text complet
  • Read/write robustness estimation metrics for spin transfer torque (STT) MRAM cell

     Vatajelu, E.; Rodriguez-Montanes, R.; Indaco, M.; Renovell, M.; Paolo Prinetto; Figueras, J.
    Design, Automation and Test in Europe Conference and Exhibition
    p. 447-452
    Presentació treball a congrés
  • Analog circuits testing using digitally coded indirect measurements

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    International Conference on Design & Technology of Integrated Systems in Nanoscale Era
    p. 57-62
    DOI: 10.1109/DTIS.2015.7127357
    Presentació treball a congrés
  • Power-aware voltage tuning for STT-MRAM reliability

     Vatajelu, E.; Rodriguez-Montanes, R.; Stefano Di Carlo; Renovell, M.; Paolo Prinetto; Figueras, J.
    IEEE European Test Symposium
    p. 1-6
    DOI: 10.1109/ETS.2015.7138748
    Presentació treball a congrés
  • STT-MRAM cell reliability evaluation under process, voltage and temperature (PVT) variations

     Vatajelu, E.; Rodriguez-Montanes, R.; Indaco, M.; Paolo Prinetto; Figueras, J.
    International Conference on Design & Technology of Integrated Systems in Nanoscale Era
    p. 1-6
    DOI: 10.1109/DTIS.2015.7127377
    Presentació treball a congrés
  • An efficient behavioral description frontend tool for mixed-mode SPICE simulation  Accés obert

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.; Chatterjee, A.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2014-11-28
    Presentació treball a congrés
    Accés al text complet
  • Defeating microprobing attacks using a resource efficient detection circuit  Accés obert

     Weiner, M.; Manich, S.; Sigl, G.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2014-11-27
    Presentació treball a congrés
    Accés al text complet
  • Resistive open defect characteritzation in 3D 6T SRAM memories

     Castillo, R.; Arumi, D.; Rodriguez-Montanes, R.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2014-11-26
    Presentació treball a congrés
  • Quality metrics for mixed-signal indirect testing  Accés obert

     Álvaro Gómez-Pau; Balado, L.; Figueras, J.
    Conference on Design of Circuits and Integrated Systems
    p. 1-6
    Data de presentació: 2014-11-26
    Presentació treball a congrés
    Accés al text complet
  • Error resilient real-time state variable systems signal processing and control

     Banerjee, S.; Álvaro Gómez-Pau; Chatterjee, A.; Abraham, J.
    Asian Test Symposium
    p. 39-44
    DOI: 10.1109/ATS.2014.19
    Data de presentació: 2014-11-17
    Presentació treball a congrés
  • Electrical localisation of full open defects in comb-meander-comb structures

     Arumi, D.; Rodriguez-Montanes, R.; Figueras, J.
    Electronics Letters
    Vol. 50, num. 23, p. 1682-1683
    DOI: 10.1049/el.2014.3104
    Data de publicació: 2014-11-06
    Article en revista
  • A low area probing detector for power efficient security ICs

     Weiner, M.; Manich, S.; Sigl, G.
    International Workshop on RFID Security
    p. 185-197
    Data de presentació: 2014-07-22
    Presentació treball a congrés
  • Pre-bond testing of weak defects in TSVs

     Arumi, D.; Rodriguez-Montanes, R.; Figueras, J.
    IEEE International Symposium on On-Line Testing and Robust System Design
    p. 31-36
    DOI: 10.1109/IOLTS.2014.6873668
    Data de presentació: 2014-07-07
    Presentació treball a congrés
  • Real-time transient error and induced noise cancellation in linear analog filters using learning-assisted adaptive analog checksums

     Álvaro Gómez-Pau; Banerjee, S.; Chatterjee, A.
    IEEE International Symposium on On-Line Testing and Robust System Design
    p. 25-30
    DOI: 10.1109/IOLTS.2014.6873667
    Data de presentació: 2014-07
    Presentació treball a congrés