FUTUR. Website for the scientific production of UPC researchers

En la última dècada el constant escalat tecnològic de les tecnologies CMOS ha permès la integració de sistemes complexos en un sol chip (SOCs) on, conjuntament amb la part de processat digital, s'han integrat funcionalitats analògiques de processat i condicionament del senyal. Cada nou node tecnològic ha permès l'increment de la densitat d'integració, un increment de funcionalitat i una reducció del consum del sistema. Malauradament, en cada nou node tecnològic la incertesa del procés de fabricació s'ha incrementat degut a la constant reducció de les mides mínimes de fabricació. En l'entorn de disseny de circuits integrats digitals existeixen diverses tècniques de mitigació de l'impacte de variacions de procés i així incrementar la seva robustesa. No obstant, la recerca de tècniques equivalents per circuits analògics és més limitada degut a les seves particularitats (sensitivitat a paràsits/efectes de càrrega ...). L'objectiu d'aquesta tesi ha estat la recerca de tècniques que incrementin la robustesa de circuits integrats analògics a les variacions de procés. Per aquest motiu, primer s'ha delimitat l'àmbit d'estudi als blocs constituents d'un capçal de radiofreqüència (LNA, Mixer) i com a entorn d'aplicació s'ha triat el de xarxes inalàmbriques de sensors. La justificació és que els circuits de radiofreqüència són un subconjunt de circuits analògics on les tècniques clàssiques de compensació d'un circuit analògic tenen una efectivitat limitada (com la retroalimentació negativa) i l'entorn d'aplicació (xarxes de sensors) limita el seu consum màxim (limitant doncs la quantitat de sobredisseny que pot ser aplicada al circuit). El segon pas ha estat la creació de circuits de referència per tal de poder realitzar un estudi de les variacions de procés en ells; addicionalment s'ha estudiat l'impacte de les variacions de tensions d'alimentació i temperatura. Per la compensació de les variacions de procés en LNAs s'han dissenyat dues estratègies de compensació: ús de les característiques físiques intrínseques del transistor MOS (saturació de la velocitat de portadors) i una estratègia basada en el test indirecte de característiques elèctriques (mitjançant transistors rèplica). En el cas dels Mixers s'ha estudiat la millora de robustesa mitjançant canvis topològics avaluant diferents topologies i afegint circuits auxiliars de compensació si ha estat necessari. Finalment, amb els resultats obtinguts per LNAs i Mixers s'han construït dos capçals de radiofreqüència basats en els circuits no compensats i compensats respectivament. La comparació de la robustesa d'ambdós capçals permet concloure que és possible dissenyar circuits integrats robustos a variacions de procés amb les mateixes característiques elèctriques sense sobredisseny. En la tesi també s'ha tractat el problema de la variabilitat des de la perspectiva de Test. L'aproximació presa es fonamenta en el test indirecte mitjançant mesures tèrmiques. En aquest apartat s'ha proposat una tècnica nova consistent en la monitorització de temperatures estàtiques com a observable de test. Així mateix s'ha dissenyat un circuit sensor de temperatura dissenyat per ser robust a les variacions de procés. Finalment, s'ha tractat la problemàtica de l'acoblament d'interferents tèrmiques que puguin interferir amb les mesures d'un sensor de temperatura integrat. Per mitigar aquest efecte s'ha proposat una tècnica basada en mesures amb diversitat espacial per realitzar la cancel¿lació d'interferents tèrmiques. Per complementar el treball teòric i de simulació realitzat s'ha implementat un test chip en tecnologia CMOS 65nm que ha permès la verificació de diversos dels conceptes presentats.
-