Carregant...
Carregant...

Vés al contingut (premeu Retorn)

HRC: An efficient hybrid register checkpointing for HW/SW co-designed processors

Autor
Lopez, P.; Codina, J.M.; Gibert, E.; Latorre, F.; Gonzalez, A.
Tipus d'activitat
Presentació treball a congrés
Nom de l'edició
6th Workshop on Architectural and Microarchitectural Support for Binary Translation
Any de l'edició
2013
Data de presentació
2013-06-24
Grup de recerca
ARCO - Microarquitectura i Compiladors

Participants

  • Lopez, Pedro  (autor ponent)
  • Codina Viñas, Josep M  (autor ponent)
  • Gibert Codina, Enric  (autor ponent)
  • Latorre, Fernando  (autor ponent)
  • Gonzalez Colas, Antonio Maria  (autor ponent)