Carregant...
Carregant...

Vés al contingut (premeu Retorn)

FPGA-based prototype of the task superscalar architecture

Autor
Yazdanpanah, F.; Jimenez, D.; Alvarez, C.; Etsion, Y.; Badia, R.M.
Tipus d'activitat
Presentació treball a congrés
Nom de l'edició
7th HiPEAC Workshop on Reconfigurable Computing
Any de l'edició
2014
Data de presentació
2013-01-21
Pàgina inicial
1
Pàgina final
10
Resum
In this paper, we present the first hardware implementation of a prototype of the Task Superscalar architecture; an experimental task-based dataflow scheduler that dynamically detects inter-task data dependencies, identifies task-level parallelism, and executes tasks out-of-order. The implemented hardware is based on a distributed design that can op erate in parallel and is easily scalable to manage hundreds of cores in the same way that Out-of-Order architectures manage functional units. Our p...
Paraules clau
FPGA, Task superscalar, VHD, hardware task scheduler
Grup de recerca
CAP - Grup de Computació d'Altes Prestacions

Participants