Loading...
Loading...

Go to the content (press return)

Optimizing SIMD execution in HW/SW co-designed processors

Author
Kumar, R.
Type of activity
Theses
Other related units
Department of Computer Architecture
Defense's date
2014-07-24
Repository
http://hdl.handle.net/2117/95395 Open in new window
URL
http://hdl.handle.net/2117/95395 Open in new window
Abstract
Los aceleradores SIMD están presentes en microprocesadores de prácticamente todos los dominios de computación. Su alto poder de cómputo y la simplicidad de su hardware mejoran el rendimiento general de una manera eficiente. Por otra parte, sus unidades funcionales replicadas y el mecanismo de control simple los hacen susceptibles de crecer a vectores más largos de forma natural. Sin embargo, la generación de código para estos aceleradores ha sido un reto desde su concepción. Los compilad...
Group of research
ARCO - Microarchitecture and Compilers
Citation
Kumar, R. "Optimizing SIMD execution in HW/SW co-designed processors". Tesi doctoral, UPC, Departament d'Arquitectura de Computadors, 2014.

Participants

Attachments