Carregant...

Carregant...

FUTUR. Portal de la Producció Científica dels Investigadors de la UPC

Manich Bou, Salvador

Total activitats: 131

Àrees d'expertesa: Disseny digital de circuits integrats (CI), disseny digital de baix consum, seguretat hardware de CIs, verificació de CIs

Titulació universitària: Enginyer Industrial
Doctorat: Enginyer Industrial
Categoria professional: Titular d'universitat

Grup de recerca: QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat
Departament: Departament d'Enginyeria Electrònica
Centre docent: Escola Tècnica Superior d'Enginyeria Industrial de Barcelona (ETSEIB)

Correu electrònic: salvador.manichupc.edu
Dades de contacte: Directori de la UPC

Orcid: 0000-0001-5265-1209

Xarxa/es col·laborativa/es

Completa les teves dades

Producció científica

1 a 50 de 131 resultats

Ordenar per:

Random Bit Generation Based on The Association of Serial CBRAM Devices
Arumi, D.; Manich, S.; Rodriguez-Montanes, R.
Workshop on Secure Hardware and Security Evaluation
Data de presentació: 2018-03-22
Presentació treball a congrés
SGR - Suport a Grups de Recerca
Rodriguez-Montanes, R.; Arumi, D.; Manich, S.; Balado, L.; Lupon, E.
Projecte R+D+I competitiu
Design and validation of a platform for electromagnetic fault injection
Balasch, J.; Arumi, D.; Manich, S.
Conference on Design of Circuits and Integrated Systems
p. 1-6
DOI: 10.1109/DCIS.2017.8311630
Data de presentació: 2017-11-22
Presentació treball a congrés
Crypto-test-lab for security validation of ECC co-processor test infrastructure
Lupon, E.; Rodriguez-Montanes, R.; Manich, S.
Conference on Design of Circuits and Integrated Systems
p. 1-6
DOI: 10.1109/DCIS.2017.8311632
Data de presentació: 2017-11-22
Presentació treball a congrés
The low area probing detector as a countermeasure against invasive attacks
Weiner, M.; Manich, S.; Rodriguez-Montanes, R.; Sigl, G.
IEEE transactions on very large scale integration (VLSI) systems
num. 99, p. 1-12
DOI: 10.1109/TVLSI.2017.2762630
Data de publicació: 2017-11-07
Article en revista
SELF-HEALING AND SECURE LOW-POWER MEMORY SYSTEMS
Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya
Tesi doctoral
Defending cache memory against cold-boot attacks boosted by power or EM radiation analysis
Neagu, M.; Manich, S.
Microelectronics journal
Vol. 62, p. 85-98
DOI: 10.1016/j.mejo.2017.02.010
Data de publicació: 2017-04
Article en revista
Electronics
Manich, S.
Col·laboració en revista
(2079-9292) Electronics
Manich, S.
Vol. 6, num. 1
Col·laboració en revista
RRAM Based Random Bit Generation for Hardware Security Applications
Arumi, D.; Rodriguez-Montanes, R.; Manich, S.; Pehl, M.
Conference on Design of Circuits and Integrated Systems
p. 1-6
DOI: 10.1109/DCIS.2016.7845382
Data de presentació: 2016-11-25
Presentació treball a congrés
The SALVADOR simulation framework
Weiner, M.; Arumi, D.; Manich, S.
Conference on Trustworthy Manufacturing and Utilization of Secure Devices
p. 1-2
Data de presentació: 2016-11-15
Presentació treball a congrés
Random masking interleaved scrambling technique as a countermeasure for DPA/DEMA attacks in cache memories
Neagu, M.; Rodriguez-Montanes, R.; Arumi, D.; Manich, S.
Conference on Trustworthy Manufacturing and Utilization of Secure Devices
p. 21
Data de presentació: 2016-11-14
Presentació treball a congrés
RRAM based cell for hardware security applications
Arumi, D.; Manich, S.; Rodriguez-Montanes, R.
IEEE International Verification and Security Workshop
p. 7-12
DOI: 10.1109/IVSW.2016.7566599
Data de presentació: 2016-07
Presentació treball a congrés
Circuits and Systems
Manich, S.
Col·laboració en revista
Revisor. IET circuits, devices and systems
Manich, S.
Col·laboració en revista
Defeating simple power analysis attacks in cache memories
Neagu, M.; Manich, S.; Miclea, L.
Conference on Design of Circuits and Integrated Systems
p. 1-6
DOI: 10.1109/DCIS.2015.7388557
Data de presentació: 2015-11-25
Presentació treball a congrés
Backside polishing detector: a new protection against backside attacks
Manich, S.; Arumi, D.; Rodriguez-Montanes, R.; Mujal, J.; Hernandez, D.
Conference on Design of Circuits and Integrated Systems
p. 1-6
Data de presentació: 2015-11-25
Presentació treball a congrés
Modeling and analyzing bistable ring based PUFs
Hesselbarth, R.; Manich, S.; Sigl, G.
Workshop on Secure Hardware and Security Evaluation
p. 127-139
Data de presentació: 2015-09-17
Presentació treball a congrés
Electronics
Manich, S.
Vol. 4, num. 3
Col·laboració en revista
Improving security in cache memory by power efficient scrambling technique
Neagu, M.; Miclea, L.; Manich, S.
IET computers and digital techniques
p. 1-10
DOI: 10.1049/iet-cdt.2014.0030
Data de publicació: 2015-04-08
Article en revista
On the use of error detecting and correcting codes to boost security in caches against side channel attacks
Neagu, M.; Miclea, L.; Manich, S.
Workshop on Secure Hardware and Security Evaluation
p. 1-6
Data de presentació: 2015-03-13
Presentació treball a congrés
Defeating microprobing attacks using a resource efficient detection circuit
Weiner, M.; Manich, S.; Sigl, G.
Conference on Design of Circuits and Integrated Systems
p. 1-6
Data de presentació: 2014-11-27
Presentació treball a congrés
A low area probing detector for power efficient security ICs
Weiner, M.; Manich, S.; Sigl, G.
International Workshop on RFID Security
p. 185-197
Data de presentació: 2014-07-22
Presentació treball a congrés
A low area probing detector for security IC's
Weiner, M.; Manich, S.; Sigl, G.
Workshop on Secure Hardware and Security Evaluation
p. 1-6
Data de presentació: 2014-05-30
Presentació treball a congrés
Interleaved scrambling technique: A novel low-power security layer for cache memories
Neagu, M.; Manich, S.; Miclea, L.
IEEE European Test Symposium
p. 1-2
DOI: 10.1109/ETS.2014.6847844
Data de presentació: 2014-05-29
Presentació treball a congrés
Tecnologías limpias en tenería: Producción de cueros libres de formaldehído
Marsal , A.; Bacardit, A.; Olle, L.; Font Vallès, Joaquim; Cuadros, R.; Combalia, F.; Manich, S.
Projecte R+D+I competitiu
Análisis y técnicas de mejora de la robustez y seguridad de circuitos nanométricos en presencia de ataques, defectos, variabilidad y Aging
Rodriguez-Montanes, R.; Balado, L.; Arumi, D.; Lupon, E.; Figueras, J.; Manich, S.
Projecte R+D+I competitiu
Análisis y técnicas de mejora de la robustez y seguridad de circuitos nanométricos en presencia de ataques, defectos, variabilidad y Aging
Manich, S.; Rodriguez-Montanes, R.; Balado, L.; Rius, J.; Lamaison, R.; Renovell, M.; Lupon, E.; Arumi, D.; Weiner, M.; Álvaro Gómez-Pau; Figueras, J.
Projecte R+D+I competitiu
Backside polishing detector
Manich, S.; Arumi, D.; Rodriguez-Montanes, R.; Sigl, G.; Mujal, J.
Workshop on Secure Hardware and Security Evaluation
Data de presentació: 2013-12-13
Presentació treball a congrés
Information Leakage Reduction at the Scan-Path Output
Manich, S.; Wamser, M. S.; Sigl, G.
Conference on Design of Circuits and Integrated Systems
p. 1-6
Data de presentació: 2013-11-28
Presentació treball a congrés
Differential scan-path: A novel solution for secure design-for-testability
Manich, S.; Wamser, M. S.; Guillen, O.; Sigl, G.
IEEE International Test Conference
p. 1-9
DOI: 10.1109/TEST.2013.6651902
Data de presentació: 2013-09-11
Presentació treball a congrés
A Highly time sensitive XOR gate for probe attempt detectors
Manich, S.; Strasser, M.
IEEE transactions on circuits and systems II: express briefs
DOI: 10.1109/TCSII.2013.2278126
Data de publicació: 2013-09-05
Article en revista
Improving the security of scan path test using differential chains
Manich, S.; Wamser, M. S.; Sigl, G.
Workshop on Secure Hardware and Security Evaluation
Data de presentació: 2013-05-31
Presentació treball a congrés
Trustworthy manufacturing and utilization of secure devices
Manich, S.
Projecte R+D+I competitiu
Detection of probing attempts in secure ICs
Manich, S.; Wamser, M. S.; Sigl, G.
IEEE International Symposium on Hardware-Oriented Security and Trust
p. 134-139
DOI: 10.1109/HST.2012.6224333
Data de presentació: 2012-06-05
Presentació treball a congrés
DISPOSITIVO DE CONTROL DINÁMICO DE ILUMINACIÓN EN ESPACIOS CERRADOS PARA OPTIMIZAR Y REDUCIR EL CONSUMO ENERGÉTICO
Manich, S.; Caballero, L.
Data de sol·licitud: 2011-06-29
Patent d'invenció
Impacto de la variabilidad en las estrategias de test y diagnóstico de circuitos micro/nanoelectrónicos
Figueras, J.; Balado, L.; Sanahuja, R.; Lupon, E.; Rius, J.; Rodriguez-Montanes, R.; Manich, S.; Vatajelu, E.; Arumi, D.
Projecte R+D+I competitiu
Defective Behaviour of an 8T SRAM Cell with Open Defects
Rodriguez-Montanes, R.; Arumi, D.; Manich, S.; Figueras, J.; Stefano Di Carlo; Paolo Prinetto; Scionti, A.
International Conference on Advances in System Testing and Validation Lifecycle
p. 81-86
DOI: 10.1109/VALID.2010.19
Data de presentació: 2010-08-24
Presentació treball a congrés
Design and implementation of automatic test equipment IP module
Fransi, S.; Farre, G.; García, L.; Manich, S.
IEEE European Test Symposium
p. 244
Data de presentació: 2010-05-25
Presentació treball a congrés
IEEE transactions on circuits and systems II: express briefs
Manich, S.
Col·laboració en revista
HI2008-0041 Acción integrada de investigación científica y tecnológica entre España e Italia
Rodriguez-Montanes, R.; Arumi, D.; Figueras, J.; Manich, S.
Projecte R+D+I competitiu
Qualitat en Electrònica: Disseny de Baix Consum, Test, Verificació i Tolerància a Fallades
Figueras, J.; Carrasco, J.; Lupon, E.; Manich, S.; Rodriguez-Montanes, R.; Rius, J.; Balado, L.; Ferre, A.; Suñe, V.; Arumi, D.; Sanahuja, R.
Projecte R+D+I competitiu
IEEE transactions on computer-aided design of integrated circuits and systems
Manich, S.
Col·laboració en revista
Análisis de la respuesta de los sensores de presión textiles pes-0, pes-4 y pes-8
Manich, S.; Rius, J.; Casadevall, V.; Ridao, M.
Data: 2008-04
Document cientificotècnic
PREMIS PFC CURS 2007-2008
Manich, S.
Premi o reconeixement
Minimizing Test Time in Arithmetic Test-Pattern Generators With Constrained Memory Resources
Manich, S.; García, L.; Figueras, J.
IEEE transactions on computer-aided design of integrated circuits and systems
Vol. 26, num. 11, p. 2046-2058
Data de publicació: 2007-11
Article en revista
IEEE transactions on computer-aided design of integrated circuits and systems
Manich, S.
Col·laboració en revista
IEEE transactions on circuits and systems II: express briefs
Manich, S.
Col·laboració en revista
Diagnostico en tecnologias CMOS nanometricas: mejora del rendimiento
Rodriguez-Montanes, R.; Arumi, D.; Lupon, E.; Manich, S.; Rius, J.; Balado, L.
Projecte R+D+I competitiu
Computer. Aided design
Manich, S.
Col·laboració en revista