Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Aggressive undervolting of FPGAs: power & reliability trade-offs

Tipus d'activitat
Tesi doctoral
Altres unitats relacionades
Departament d'Arquitectura de Computadors
Data de la defensa
2018-11-19
Resum
En este trabajo, evaluamos el reducir el voltaje en forma agresiva, es decir, bajar la tensión por debajo del nivel nominal para reducir el consumo de energía en Field Programmable Gate Arrays (FPGA). Por lo general, los vendedores de chips establecen margen de seguridad al voltaje para garantizar el funcionamiento de los mismos en el peor de los casos y en los peores escenarios ambientales. Mediante la experimentación en varias arquitecturas FPGA, confirmamos que hay un margen de seguridad d...
Grup de recerca
CAP - Grup de Computació d'Altes Prestacions

Participants