Loading...
Loading...

Go to the content (press return)

Aggressive undervolting of FPGAs: power & reliability trade-offs

Type of activity
Theses
Other related units
Department of Computer Architecture
Defense's date
2018-11-19
URL
http://hdl.handle.net/2117/125840 Open in new window
Abstract
En este trabajo, evaluamos el reducir el voltaje en forma agresiva, es decir, bajar la tensión por debajo del nivel nominal para reducir el consumo de energía en Field Programmable Gate Arrays (FPGA). Por lo general, los vendedores de chips establecen margen de seguridad al voltaje para garantizar el funcionamiento de los mismos en el peor de los casos y en los peores escenarios ambientales. Mediante la experimentación en varias arquitecturas FPGA, confirmamos que hay un margen de seguridad d...
Group of research
CAP - High Performace Computing Group
Citation
Salami, B. "Aggressive undervolting of FPGAs : power & reliability trade-offs". Tesi doctoral, UPC, Departament d'Arquitectura de Computadors, 2018.

Participants

Attachments