Loading...
Loading...

Go to the content (press return)

Design of clustered superscalar microarchitectures

Author
Parcerisa, Joan-Manuel
Type of activity
Theses
Other related units
Department of Computer Architecture
Defense's date
2004-06-17
Repository
http://hdl.handle.net/2117/93302 Open in new window
URL
http://hdl.handle.net/2117/93302 Open in new window
Abstract
El objetivo de esta tesis es proponer técnicas para el diseño de microarquitecturas clúster superescalares eficientes. Las microarquitecturas clúster particionan el diseño de diversos componentes críticos del hardware como medio para mantener el paralelismo y mejorar la escalabilidad. El núcleo de un procesador clúster, formado por bloques de baja complejidad o clústers, puede ejectutar cadenas de instrucciones dependientes sin pagar el sobrecoste de una larga emisión, cortocircuitos, ...
Keywords
Cluster assignment, Clustered microarchitecture, Communication locality, Hardware complexity, Instruction steering, On-chip interconnect, Processor design, Value prediction, Wire delay, Workload balance
Group of research
ARCO - Microarchitecture and Compilers
Citation
Parcerisa Bundó, J. M. "Design of Clustered Superscalar Microarchitectures". Tesi doctoral, UPC, Departament d'Arquitectura de Computadors, 2004.

Participants

Attachments