Carregant...
Carregant...

Vés al contingut (premeu Retorn)

An analog systolic neural processing architecture

Autor
Moreno, J.; Castillo, F.; Cabestany, J.; Madrenas, J.; Napieralski, A.
Tipus d'activitat
Article en revista
Revista
IEEE micro
Data de publicació
1994-06
Volum
14
Número
3
Pàgina inicial
51
Pàgina final
59
Grup de recerca
AHA - Arquitectures Hardware Avançades
CETpD -Centre d'Estudis Tecnològics per a l'Atenció a la Dependència i la Vida Autònoma

Participants