Loading...
Loading...

Go to the content (press return)

Adaptive memory hierarchies for next generation tiled microarchitectures

Type of activity
Theses
Other related units
Department of Computer Architecture
Defense's date
2011-07-05
Award
2013 UPC Phd award
Repository
http://hdl.handle.net/2117/94566 Open in new window
URL
http://hdl.handle.net/2117/94566 Open in new window
Abstract
Les últimes dècades el rendiment dels processadors i de les memòries ha millorat a diferent ritme, limitant el rendiment dels processadors i creant el conegut memory gap. Sol·lucionar aquesta diferència de rendiment és un camp d'investigació d'actualitat i que requereix de noves sol·lucions. Una sol·lució a aquest problema són les memòries “cache”, que permeten reduïr l'impacte d'unes latències de memòria creixents i que conformen la jerarquia de memòria. La majoria de d'orga...
Group of research
VIRTUOS - Virtualisation and Operating Systems
Citation
Herrero Abellanas, E. "Adaptive memory hierarchies for next generation tiled microarchitectures". Tesi doctoral, UPC, Departament d'Arquitectura de Computadors, 2011.

Participants

Attachments