Carregant...
Carregant...

Vés al contingut (premeu Retorn)

Accés obert

1 a 7 de 7 resultats
 
  • MLP-aware dynamic cache partitioning  Accés obert

     Moreto, M.; Cazorla, F. J.; Alex Ramirez; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 418
    DOI: 10.1109/PACT.2007.4336246
    Data de presentació: 2007-09
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • FAME: FAirly MEasuring multithreaded architectures  Accés obert

     Vera, J.; Cazorla, F. J.; Pajuelo, M.A.; Santana, O.; Fernández, E.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 305-316
    DOI: 10.1109/PACT.2007.4336221
    Data de presentació: 2007-09
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • A flexible heterogeneous multi-core architecture  Accés obert

     Pericas, M.; Cristal, A.; Cazorla, F. J.; González, R.; Jiménez, D. A.; Valero, M.
    International Conference on Parallel Architectures and Compilation Techniques
    p. 13-24
    DOI: 10.1109/PACT.2007.4336196
    Data de presentació: 2007-09
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • Selección del tamaño del banco de registros y de la política de asignación de recursos en procesadores SMT  Accés obert

     Alastruey, J.; Monreal, T.; Cazorla, F. J.; Viñals, V.; Valero, M.
    Jornadas de Paralelismo
    p. 3-10
    Data de presentació: 2007-09
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • Online prediction of applications cache utility  Accés obert

     Moreto, M.; Cazorla, F. J.; Alex Ramirez; Valero, M.
    International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation
    p. 169-177
    DOI: 10.1109/ICSAMOS.2007.4285748
    Data de presentació: 2007-07
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • On the problem of minimizing workload execution time in SMT processors  Accés obert

     Cazorla, F. J.; Knijnenburg, P.; Sakellariou, R.; Fernández, E.; Alex Ramirez; Valero, M.
    International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation
    p. 66-73
    DOI: 10.1109/ICSAMOS.2007.4285735
    Data de presentació: 2007-07
    Presentació treball a congrés
    Carregant...
    Accés al text complet
  • Explaining dynamic cache partitioning speed ups  Accés obert

     Moreto, M.; Cazorla, F. J.; Alex Ramirez; Valero, M.
    IEEE computer architecture letters
    Vol. 6, num. 1, p. 1-4
    DOI: 10.1109/L-CA.2007.3
    Data de publicació: 2007-01
    Article en revista
    Carregant...
    Accés al text complet